摘要：分支误预测是影响高性能处理器性能进一步提升的一个主要因素.现代处理器采用分支目标缓存(branch target buffer,BTB)预测分支指令的目标地址,BTB的预测精度受限于其命中率.由于程序中分支指令的分布并不均匀,传统的BTB索引方式无法充分利用BTB资源,从而造成不必要的冲突缺失,影响分支目标地址的预测精度,采用散列索引方式优化访问映射关系是有效解决方法之一.当前大量文献研究了cache的访问方式,但对BTB的散列索引算法的专门探讨则显不足.为了消除分支指令的分布空洞,离散分支指令和BTB条目的固有映射关系,设计了用于BTB索引的XOR散列算法和优化的bit-select索引算法,使用概率方法对BTB单组最大映射数期望的上界作了估计,并对这两种散列索引算法的效果进行了模拟评估.实验结果表明,散列映射方式能够较好地避免BTB冲突缺失造成的预测失败,XOR散列算法的离散效果更好.

摘要：申威1600是国内首款16核高性能通用处理器,具有高性能、低功耗等特点.本文首先介绍了申威1600处理器的研制背景,然后详细描述了申威1600在结构设计、性能提高以及降低功耗各方面的设计思路,给出了物理实现结果和性能与功耗测试数据,并介绍了申威1600在高性能计算机上的应用情况,最后提出未来发展的思路.

摘要：针对超深亚微米工艺出现的新特点,基于对称"H树"型全局时钟网络加区域化的"Mesh"时钟网格的混合时钟结构,实现了不同于传统全局Mesh结构的树形驱动本地网格层次化时钟分布网络.实验表明,该网络具有极低的偏斜和高工艺偏差容忍度,其总的时钟偏斜可控制在10 ps以内,其时钟偏斜随工艺变化值与设计值的偏差在10%的数量级上,极有利于高性能微处理器处理核心的时序设计.

摘要：高性能处理器的多核化和So C(system on chip)集成化发展趋势,使得处理器芯片设计复杂度和规模成倍增长,平面式的模拟验证环境在消耗大量机器资源的同时模拟速度急剧下降,严重影响模拟验证效率,而当前模拟验证仍是处理器验证中最广泛的验证手段.为提高模拟验证效率,必须建立高效的处理器模拟环境.根据高性能处理器架构特点,基于可重用验证组件开发思想,建立层次化可重用的处理器模拟验证环境,可有效解决高性能处理器模拟验证中内存消耗大、模拟速度慢、验证效率低等问题.这种环境创建方法可以缩短环境创建和调试周期,减少环境自身错误,有利于不同处理器验证环境的可重用.

摘要：正交压控振荡器是高速链路中的一个关键部件.片上集成高质量品质的电感电容等无源器件是影响压控振荡器性能的关键因素.为了兼容传统的数字工艺,采用超深亚微米的数字CMOS工艺进行片上电感电容的集成,并基于此无源器件实现了基于电容耦合的正交压控振荡器,实现中心频率16.12GHz,频率调节范围为10%,1M频偏处的相位噪声为-112dBc,相位误差小于0.39°.

摘要：处理器资源如何在多个线程之间进行分配和共享是直接影响多线程处理器性能的关键问题。该文总结4种分配模型,提出其实现机制,讨论资源分配平衡问题,指出可根据目标应用和流水线不同阶段的特点,在各流水线阶段综合采用不同分配模型和实现机制,实现处理器资源的合理分配。

摘要：当今高性能系统需要低偏斜的时钟分布网络。在同步数字系统中,时钟分布网络的设计是一个巨大的挑战,对时钟严格的控制是系统正确工作的关键。和系统中其它信号相比,时钟信号的负载电容大,布线长度长,扇出点多而且具有快速的开关频率,导致了时钟分布网络的设计困难。随着微处理器频率的不断提升及工艺的不断发展,对于时钟设计的要求更加严格,时钟网络设计是影响系统总体性能的一个重要因素。本文介绍了影响时钟分布网络相关的一些基本概念,并就微处理器中的各种时钟分布方法进行了简要分析。

摘要：ASIC的复杂性不断提高,同时工艺在不断地改进,如何在较短的时间内开发一个稳定的可重用的ASIC芯片的设计,并且一次性流片成功,这需要一个成熟的ASIC的设计方法和开发流程.本文结合NCverilog,DesignCompile,Astro等ASIC设计所用到的EDA软件,从工艺独立性、系统的稳定性、复杂性的角度对比各种ASIC的设计方法,介绍了在编码设计、综合设计、静态时序分析和时序仿真等阶段经常忽视的问题以及避免的办法,从而使得整个设计具有可控性.

摘要：在高效率视频编码(HEVC)的解码过程中,分像素插值和自适应环路滤波(ALF)是计算密集度最高的2个环节.针对传统的滤波器设计方法学在硬件资源优化方面存在的不足,提出一种HEVC分像素插值与ALF融合的滤波结构设计.通过分析传统滤波结构及其相应算法,利用改进的ALF结构处理分像素插值的垂直滤波运算,简化了分像素插值结构并降低了整体硬件开销.实验结果表明,该设计可满足HEVC标准HDTV 1080p(1920×1080@30fps)分辨率视频解码的实时性要求,同时其电路总面积在传统设计方案的基础上减少了28%.

摘要：与同构多核处理器相比,单指令集异构多核处理器能够更好的匹配程序行为的多样性,从而具有更好的性能功耗比.异构多核处理器的能效优势依赖于操作系统合理而有效的调度,追求性能与功耗的统一,是典型的多目标优化问题.提出将多目标优化遗传算法应用于寻找异构多核环境下最优的静态任务调度方案,提出表征任务相对顺序的染色体编码结构,使种群初始化时的有效个体所占比例变为100%.提出使用先序关系矩阵来确定任务的执行顺序,克服了高度值方法存在的严重不足.仿真结果表明,先序关系矩阵方法能扩大搜索范围,在种群规模足够大时,可以找到高度值方法漏掉的部分最优解.