摘要：本文介绍了一款基于0.18微米工艺,采用ARM7TDMIIP为核心设计的用于数字电视条件接收模块(CAM)的高性能SOC芯片的硬件体系结构,以及在此芯片上完成的底层软件开发平台。在此芯片及其配套的软件开发平台的基础上,用户可以十分方便的完成符合国内PCMCIA机卡分离标准以及欧洲DVB-CI标准的数字电视条件接收模块(CAM)的设计和CA系统的移植。

摘要：基于0.18μm SiGe BiCMOS工艺,设计了超高速高精度数模转换器(DAC),其时钟采样率为4 GS/s、精度为14 bit。为满足4 GHz处理速度,该DAC中所有电路均采用异质结晶体管(HBTs)搭建。为了降低功耗和节约面积,本设计采用10+4分段译码的方式,其中低10位电流舵使用R-2R梯形电阻网络,而高4位使用温度计码结构。仿真结果表明,所设计DAC的DNL、INL分别为0.54 LSB和0.39 LSB,全奈奎斯特频域内的无杂散动态范围均大于82 dBc。在3.3 V和5 V混合电源供电下,整个DAC的平均功耗为2.39 W。芯片总面积为11.22 mm^(2)。

摘要：为了解决当前硬件仿真器采用测试激励与探针采样调试方法导致的额外硬件资源需求增加以及调试方法复杂死板的问题,研究出一种虚拟GDB远程调试技术提高硬件仿真器的调试能力。首先,使用JTAG的消息代理器与事务处理器进行软件与硬件的信息交互,实现计算机与硬件仿真器的通信;然后,通过VPI接口实现GDB与JTAG代理器的软件信息交互,完成虚拟GDB调试;最后,在硬件仿真器中进行应用实验。结果表明,虚拟GDB远程调试系统可支持断点插入、单步运行、寄存器读写等功能,与插入探针的调试方法相比,使用虚拟GDB调试提速近百倍。虚拟GDB远程调试技术丰富了硬件仿真器的软件调试手段,增强了硬件仿真器的调试能力,提升了芯片设计验证效率。

摘要：基于国产肖特基变容二极管,设计了一种170 GHz高功率二倍频器。为了提高肖特基二极管的散热效率,微带基板选用高热导率的氮化铝材料,基片粘接选用一种高热导率的导电银胶。通过实测数据可知,倍频器在171~189 GHz频段内的倍频效率大于10%。当输入功率为100~200 mW时,具有最大倍频效率20.5%;当输入功率为500~1000 mW时,具有最大输出功率91 mW。

摘要：本文提出数字电视一体机双向业务方案,主要研究国内外机卡分离先进技术,综合考虑市场的需求和发展方向,研究机卡分离电视和视密卡,增加支持运营商视频点播、广告以及数据广播等增值业务应用所需资源,提出实现思路,设计系统架构。本文中提供的系统包括:前端服务器、数字一体机的主机和视密卡组成,视密卡与主机进行通信交互,并通过主机的IP模块与VOD服务器进行交互,能够通过视密卡实现交互功能。

摘要：针对输变电工程数据来源多样、类型复杂、数据量大导致数据存储压力大的问题,提出了一种基于层级设计的输变电工程数据存储架构.将输变电工程数据划分为结构化数据和非结构化数据,使用不同的存储方式以优化配置存储资源;使用基于遗传算法的数据迁移方法实现海量数据的迁移,使用不同配置的数据存储中心进行仿真与测试.结果表明,所提出的存储架构和数据迁移方法能有效解决海量输变电工程数据存储的问题,提升输变电工程数据存储系统的性能.

摘要：针对LPDDR4高速信号设计布线时容易存在的反射、串扰等信号完整性问题,从阻抗匹配、能量场作用、传输线耦合的角度进行理论分析,通过HyperLynx软件对影响LPDDR4信号传输质量的关键性因素进行定量仿真,根据仿真结果给出减小LPDDR4信号失真的优化方法,包括控制传输线阻抗、调整驱动端端接电阻值、调整接收端ODT电阻值、调整传输线间距和修改传输线耦合线长等。仿真结果表明优化设计后单根信号线在5Gbps速率下眼宽138.797ps,眼高361.1mV;差分信号线4Gbps速率下眼宽237.243ps、眼宽575.7mV。有效地解决了LPDDR4高速信号的信号完整性问题,一定程度上为LPDDR4的应用设计提供了参考依据。

摘要：数字电视条件接收的机卡分离是数字电视产业化的重要趋势之一。本文介绍了一款采用32位的ARM7TDMI为核心设计的专用SOC芯片,以及采用此专用芯片设计的符合DVB-CI标准的数字电视条件接收卡(CAM)。此外,对于与此条件接收卡相配套的软件开发环境、API库和基本的CA应用移植也进行了简单的介绍。

摘要：随着科技的进步和社会的发展,很多新兴的技术产品已经逐渐进入人们的视野,并且渗透到人们的生活之中。其中,P2P技术作为一种流媒体网络电视系统在当今人们的生活中已经较为普遍,文章就基于P2P网络电视的IPTV技术作了较为详细的分析,主要介绍了IPTV常规技术的CDN分析,还对P2P流媒体做了透彻的介绍和技术分析,最后重点论证了P2P技术在IPTV中的应用,以及一些P2P技术应用于IPTV过程中存在的问题与解决对策。

摘要：基于0.7μm InP HBT工艺,设计了连续时间超高速宽带Σ-Δ模数转换器,其时钟采样率为10 GS/s.该模数转换器系统包括两级环路滤波器,一个2 bit ADC和一个2 bit DAC.为了方便测试,电路中还增加了2 bit DAC和输出缓冲电路.设计完成后的Σ-ΔADC电路版图整体尺寸为1.58 mm×1.82 mm.电路后仿真结果表明:当时钟采样率为10 GS/s时,该ADC电路在输入信号频率为307 MHz时的带内无杂散动态范围为52.4 dB,信噪比为42.6 dB;在5 V电源电压下,电路的总功耗约为1.3 W.