摘要：在无监督域适应任务中,源域和目标域的分布不同,源域数据标签已知,但是目标域的数据标签未知。最大平均差异MMD是一种具有代表性的分布度量方法,广泛应用于源域与目标域之间的分布差异度量。然而,MMD度量及其变种方法通常忽略了样本的类内紧凑性和类间可分离性,降低了特征表达的可判别性。因此,提出局部判别损失无监督域适应方法,从2个方面提升域适应方法的判别能力:(1)重新设计MMD度量方法的权重,解决类别不均衡问题,使难对齐类别在域间分布上保持一致;(2)探索局部对比损失,平衡正样本对和负样本对之间的关系,从而学习到更好的判别性特征。结合域间损失和类间损失,可使同一类样本靠近,不同类样本之间远离。该方法简单有效,即插即用,可扩展至注意力机制的网络结构上。在多个域适应数据集上,该方法的有效性均得到了验证。

摘要：云际计算是支持公有云、私有云、边缘云和微云等异源异质云服务以自主对等方式纵横协作共赢的新型计算模式,可为独立云服务实体间行为交互、信任构建和贡献度量等提供防篡改、可追溯能力支持,进而最大限度削弱阻碍不同利益攸关者协作的不确定性因素.提升云际协作意愿和效率需要基于何种机理进行何种机制创新,是云际计算成长演化中需要进一步阐述的新问题.本文首先以基于“数字空间证据”构建或增强信任关系为设计原则,提出了基于区块链的云际分布记账软件定义模型,并系统阐述了分布记账支撑云际服务独立性、可审计性以及释放云际协作潜能的内在机理;其次,面向云际复杂交互行为,深化并固化了云际分布记账运行逻辑流程及关键环节的设计,避免其在错综复杂要素综合作用下呈现不确定冲突和矛盾;再次,针对数据要素流通及复杂异步交互场景,细化并优化了云际分布记账合约逻辑模型;最后,论述了以分布共识、智能合约等为代表的云际分布记账核心技术及相应指标的现状,并对关键技术的目标属性体系、前瞻性挑战等进行了展望.

摘要：时间敏感网络(time-sensitive networking,TSN)通过时空资源规划保证关键流量传输的实时性和确定性,规划工具在分配时间资源时使用关键帧,在重负载情况下进出芯片的最大交换延时时作为输入参数.为了满足TSN应用的低传输延时要求,TSN芯片设计时需要以最小化最大交换延时为重要目标.当前商用TSN芯片一般采用单流水线交换架构,容易在流水线的入口处发生“完整帧阻塞”问题,导致芯片的最大交换延时难以降低.针对此问题,提出了一种基于时分复用的多流水线交换架构(n-pipeline switching architecture,nPSA)该架构将“完整帧阻塞”问题优化成“切片阻塞”问题.同时,提出了面向时分复用机制的加权轮询式时隙分配算法(WRRSA)以求解不同端口类型组合下的时隙分配方案.目前nPSA架构和WRRSA算法已经在OpenTSN开源芯片和“枫林一号”ASIC芯片(HX-DS09)中得到应用.实际测试结果显示,长度为64 B的关键帧在OpenTSN芯片和“枫林一号”芯片中经历的最大交换延时分别为1648 ns和698 ns,与基于单流水线架构的TSN交换芯片的理论值相比,延时数值分别降低约88%和95%.

摘要：矩阵转置是矩阵运算的基本操作,广泛应用于信号处理、科学计算以及深度学习等各种领域。随着国防科技大学自主研制的飞腾异构多核数字信号处理器(digital signal processor, DSP)在各种领域中的推广应用,对高性能矩阵转置实现提出了强烈需求。针对飞腾异构多核DSP的体系结构特征与矩阵转置操作的特点,提出了一种适配不同数据位宽(8 B、4 B以及2 B)矩阵的并行矩阵转置算法ftmMT。该算法基于DSP中向量处理单元的Load/Store部件实现了向量化,同时基于矩阵分块实现了多个DSP核的并行处理,通过隐式乒乓设计实现了片上向量化转置与片外访存的重叠以及访存性能的大幅提升。实验结果表明,ftmMT能够显著加快矩阵转置操作,与CPU上的开源转置库HPTT相比,可获得高达8.99倍的性能加速。

摘要：区块链技术解决了在不可信环境下建立信任的基础难题,被视为继云计算、物联网和人工智能之后的又一项颠覆性技术.然而,目前公有链面临2大根本难题:1)较低的系统吞吐率无法满足大规模运用的需求;2)持续增长的账本和状态数据,对节点磁盘和内存容量提出了较高要求.已有的扩容技术往往只针对提升系统吞吐,忽略了区块链数据增长对节点存储资源消耗的严重问题.为此,提出了PocketChain,一种对存储友好的轻量级扩容技术,在不牺牲去中心化与安全性的前提下,实现高吞吐和低存储的特性.首先,针对数据增长问题,PocketChain采用无状态客户端设计,使用RSA累加器对状态进行压缩,使得验证节点只需存储区块头部信息,大大降低节点对磁盘和内存的需求.其次,PocketChain将无状态客户端运用于分片技术架构下,在提升系统吞吐的同时,克服分片周期性随机重组导致的状态迁移问题,从而能进一步提升分片重组频率,增加分片系统安全性.实验结果表明:该方法能够有效降低节点存储需求,并线性提升系统吞吐.

摘要：新兴的三维静态存储器将代替二维静态存储器被广泛用于高性能微处理器中,但它依然会受到软错误的危害。为了能够快速、自动分析多层管芯堆叠结构的三维静态存储器软错误特性,搭建了三维静态存储器软错误分析平台。利用该平台对以字线划分设计的三维静态存储器和同等规模的二维静态存储器分别进行软错误分析,并对分析结果进行对比。研究结果表明二维和三维静态存储器的翻转截面几乎相同,但三维静态存储器单个字中发生的软错误要比二维静态存储器更严重,导致难以使用纠检错技术对其进行加固。静态模式下二维和三维静态存储器敏感节点均分布于存储阵列中,表明静态模式下逻辑电路不会引发软错误。

摘要：求解布尔不可满足子式在超大规模集成电路设计与验证领域都具有非常重要的理论与应用价值,帮助EDA工具迅速定位错误与不一致。针对求解不可满足子式的非完全方法,提出了消解悖论与悖论解析树的概念,在此基础上提出一种启发式局部搜索算法。该算法根据公式的消解规则,采用局部搜索过程直接构造证明不可满足性的悖论解析树,而后递归搜索得到不可满足子式;算法中融合了布尔推理技术、动态剪枝方法及蕴含消除方法以提高搜索效率。基于随机测试集进行了实验对比,结果表明提出的算法优于同类算法。

摘要：针对UWB应用设计实现了一个1.5-6GHz的两级CMOS低噪声放大器(LNA).通过引入共栅(CG)和共源(CS)结构以获得宽范围内的输入匹配,采用电流镜和峰化电感进行电流复用,所提出的LNA实现了非常平坦化的功率增益和噪声系数(NF).经标准0.18μm CMOS工艺实现后,版图后模拟结果表明在1.5-5GHz频率范围内功率增益(S21)为11.45±0.05dB,在2-6GHz频率范围内噪声系数(NF)为5.15±0.05dB,输入损耗(S11)小于-18dB.在5GHz时,模拟得到的三阶交调点(IIP3)为-7dBm,1dB压缩点为-5dBm.在1.8V电源电压下,LNA消耗6mA的电流,版图实现面积仅为0.62mm2.

摘要：分布强实时系统在国防、航空、航天等领域具有重要作用．可预测性是它的一个主要特点．针对一种分布强实时系统原型，分析和评测了影响强实时系统可预测性的诸延迟因素．给出了一种实时操作系统各种开销的测试方法和结果，建立了分布环境下强实时任务响应时间和FDDI网络延迟上限的计算模型，并进行了实例分析．实验结果说明所做工作的正确性，对于分布强实时系统的设计与时间正确性验证具有重要意义．

摘要：为提高DDR3控制器访存效率,设计了基于DDR3存储器预取访问数据长度的数据缓冲机制,将访存请求分为三种基本类型并分别排队处理,降低数据丢弃和实际动态随机访问存储器访问发生次数。针对图像和视频类应用程序的实验结果表明,相对于传统先到先服务的DDR3访存控制器,该机制取得了平均21.3%、最好51.3%的性能提升,硬件开销在可接受范围内。