摘要：优化顶层互连线性能已成为超深亚微米片上系统(SOC)设计的关键.本文提出了适用于多个工艺节点的串扰约束下顶层互连线性能的优化方法.该方法由基于分布RLC连线模型的延迟串扰解析公式所推得.通过HSPICE仿真验证,对当前主流工艺(90nm),此优化方法可令与芯片边长等长的顶层互连线(23.9mm)的延时减小到182ps,数据总线带宽达到1.43 GHz/μm,近邻连线峰值串扰电压控制在0.096Vdd左右.通过由本方法所确定的各工艺节点下的截面参数和性能指标,可合理预测未来超深亚微米工艺条件下顶层互连线优化设计的发展趋势.

摘要：通过保角变换严格推导了计入交叠电场贡献的有用电容元的解析表达式,在此基础上提出的互连线二维解析模型能够在一定的连线截面几何参数范围内取得精确的提取结果.实验证明,对于双线系统和多线系统,文中推导的解析模型的提取误差的均方值分别小于2%和7%,均优于对比文献的提取精度.作为一种有竞争力的电容提取方法,该解析模型能够应用于互连线分析设计工具软件之中.

摘要：随着集成电路特征尺寸的不断缩小,器件结构越来越复杂,应用电子显微分析技术对IC的特定部位进行高空间分辨率的微结构分析,已成为IC新产品、新结构设计,新工艺开发和芯片生产质量保证的重要手段.结合深亚微米IC结构电子显微分析所涉及的FIB定位制样和TEM高分辨成像等关键技术的讨论,分析了一种新型的分立栅结构的深亚微米非挥发性闪烁存储器集成电路芯片(FlashNVMIC)的微结构特征,并从结构角度比较了其与堆叠栅结构FlashIC的性能.

摘要：ESD保护电路已经成为CMOS集成电路不可或缺的组成部分,在当前CMOS IC特征尺寸进入深亚微米时代后,如何避免由ESD应力导致的保护电路的击穿已经成为CMOS IC设计过程中一个棘手的问题。光发射显微镜利用了IC芯片失效点所产生的显微红外发光现象可以对失效部位进行定位,结合版图分析以及微分析技术,如扫描电子显微镜SEM、聚焦离子束FIB等的应用可以揭示ESD保护电路的失效原因及其机理。通过对两个击穿失效的CMOS功率ICESD保护电路实际案例的分析和研究,提出了改进ESD保护电路版图设计的途径。

摘要：文章介绍了一种低电压的全差分OTA的实现,通过电流驱动体效应(CDB)使低电源电压OTA设计成为可能。提出了一种新的共模反馈结构(CMFB)实现了全差分输出,提高了OTA的输出范围。文章采用0.18umCMOS工艺库。SPICE仿真结果表明:在电源电压为800mV时,OTA的增益为59.2DB,单位增益带宽为14.3MHz,输出范围为674mV。

摘要：设计了一种用于集成电路内部的带隙基准源,采用了1.0V/0.18μmCMOS工艺。该电路利用电阻分压和高阶温度补偿,达到降低温度率数的目的,并具有好的电源抑制比。SPICE仿真结果表明,在0°C～100°C范围内度可达到18ppm/°C,其电源抑制比可达到62dB。

摘要：本文针对传统PairwiseNearestNeighbor算法编码速度慢的局限性,结合实际应用,在编码时采用了LocalVQ、Table概念,并且对于含有Alpha值的图象矢量采用Alpha和Red-Green-Blue独立编码,并且用硬件实现其解码器。根据实验结果,改进的PNN算法显著缩短了编码时间,仿真结果证明其对应的嵌入式解码器完全正确。

摘要：提出了一种适用于 MPEG-4标准的运动估值模块的低功耗 VLSI设计 ,它可以有效地支持包括全搜索块匹配算法及快速算法在内的四种 ME算法。通过考虑合理的数据流映射来减小访存带宽 ,处理单元内部进行比较以提早结束计算 ,以及用低功耗全加单元优化关键模块 ,在系统级、结构级和电路级实现低功耗性能 ,并给出了仿真结果。

摘要：利用"较小电流选择电路"实现的低电压恒跨导Rail to Rail放大器输入级具有跨导gm随共模输入电压Vcm变化小、设计简单的优点.分析了该设计思想中的两个基本假设,提出一种改进型偏置电路,"跨导稳定"部分能随工艺漂移自适应地调整gm使之保持恒定;输出阻抗高且工作压降小的恒流源部分能提高输入对管的饱和工作范围及其偏置的恒流特性,从而提高gm的恒定性.Vcm在整个VDD范围内,跨导gm变化仅3.1%.

摘要：讨论了一种预付ＩＣ卡芯片设计中使用的两种安全措施──传输代码验证和双向鉴别，给出了设计方法。正确的传输代码验证是ＩＣ卡个人化的前提条件，它是通过传输代码比较的结果去控制电压转换的输出实现的。双Ｌ向鉴别是对ＩＣ卡和主机各自合法身份的确认，其核心是加密电路。