摘要：针对Bayer格式阵列的CMOS图像传感器(CIS)片上系统(SoC)中图像信号处理单元(ISP)的研究,提出一种适合VLSI实现的高效颜色插补算法。算法重点重建了缺失的G分量,先进行像素边缘判断,进而结合边缘方向梯度加权计算,使得G分量的重建有效避免了传统方法中易造成边缘变模糊的现象;对于B和R分量的重建,充分利用小范围内已知的像素分量值对其进行线性插补,使得插补后的值更接近真实值。通过对色彩测试标板和自然图像的模拟实验表明,该算法插补后的图像与传统算法相比更清晰、信噪比更高。算法基于VL-SI设计实现,并通过FPGA验证,结果表明,该算法易于片上实现,耗费资源892个LE,最大频率可达142MHz,完全满足实时处理需求。

摘要：提出了CMOS图像传感器中RSD A/D转换器的设计方法。基于冗余符号数(RSD)算法,RSD A/D转换器降低了对比较器的性能要求。并且全差分的模拟信号处理用以改进抗噪声度,信噪比和系统的动态范围。RSD A/D转换器是基于90 nm CMOS工艺实现的,测试结果表明它的微分非线性误差(DNL)为±1 LSB,积分非线性误差(INL)为±1.5 LSB,总的未调整误差(TUE)为-3 LSB^1 LSB,功耗约为20 mW。

摘要：为了实现CMOS图像传感器(CIS)片上系统(SoC)中伽玛(γ)校正的低功耗设计,同时又保证校正的精度,提出一种查找表和直线拟合相结合的γ校正技术。算法对灰度值较低的像素使用直接查找表方法校正,对于γ曲线上升缓慢部分的像素采用分段直线拟合的方法。在直线分段时,使用外层分段与内层分段相结合的方法,达到了分段优化的目的。算法保证了图像校正精度,与使用完全查找表法相比,误差在0.5 pixel之内。基于该方法设计了一个8 bit输入/8 bit输出的VLSI模块,通过FPGA对模块进行了验证,模块占用723个LE和195个LC寄存器,比完全查找表法减少了硬件资源耗费,实现了低功耗设计。系统最大工作频率可达148 MHz,完全满足实时处理的需求。

摘要：本文主要论述了CMOS图像传感器时序控制电路的系统设计和实现方法 .针对双采样结构的图像传感器 ,分析了常用的并行式曝光方式和滚筒式曝光方式两种时序控制方法及其具体实现过程 ,并根据时序控制电路的功能仿真和在FPGA上的验证结果 ,对二者进行了比较 。

摘要：设计了一种可以降低CMOS图像传感器(CIS)中数字噪声对模拟信号影响的时序。在时序控制电路中加入了门控时钟,使数字电路各模块可分时工作,在模拟电路采样阶段保持静止以抑制噪声。理论分析和测试结果表明,采样阶段噪声减小70%,其他时间噪声减小20%。

摘要：对数模式的CMOS图像传感器提供了大动态范围(大约120dB)。在对数图像传感器设计中缺少简单的消除FPN的方法。采用对数模式的CMOS图像传感器获得了比线性APS大的动态范围。在对数模式传感器中采用了一种新的FPN抑制技术。即在对数像素中增加一个开关晶体管并结合双采样电路,该技术的实施使得对数像素的读出显著的降低了FPN水平。

摘要：通过建立输出像素亮度值与输入像素亮度值二次方幂的非线性映射函数,得到暗光和强光部分不同变化趋势的映射曲线。实验结果表明,该算法能够同时还原出图像中暗光和强光部分的细节信息,处理效果较其他算法明显改进。在Altera公司的EP1C12Q240C8上实时实现了该算法,占用450个LE,最高时钟频率为143MHz。该算法兼备了硬件消耗少,处理效果好的优点,可作为VLSI实现的方案之一。

摘要：结合用于CMOS图像传感器中的低噪声DPGA的性能特点,提出了一种优化电容阵列拓扑结构的方法,讨论了此种结构下由寄生电容引入的时钟馈通和电荷分配效应,并给出了仿真结果和按照0.35μmCMOS工艺进行流片的版图。测试结果表明,采用改进的电容阵列结构能把采样电容引入的噪声斜率从原来的0.15降低到0.01。

摘要：提出了一种新的图像自动白平衡方法。首先,对图像进行直方图均衡化;然后对直方图均衡化后的图像Y分量作边沿检测,在边沿包含的所有区域中选择Cb和Cr分量均值较小且Y分量均值较大的区域作为参考白点区域;最后,以参考白点区域计算图像R、G和B的修正系数。使用SystemC对该算法进行模拟验证的结果表明,由于参考白点较准确确定,对较高色温和较低色温光源照射造成颜色偏移的图像自动白平衡较其他算法有明显改进。

摘要：设计了一种数字在屏幕显示(On Screen Display,OSD)控制核。该设计基于图像分层技术,采用多混合结构实现OSD图像的分层混合显示,增强了人机对话功能。存储器资源的组织方式采用改进型的二步索引算法,该算法通过对行字符组和字符的两次索引获得OSD菜单显示所需的字符点阵信息,使得菜单编号存储器中存储的数据得到了精简,在实现相同功能的前提下对片内存储器资源的需求降低大约38%。利用现场可编程门阵列(FPGA)进行验证和性能测试,满足设计要求。