摘要：采用行列分解法实现了二维DCT变换,其一维DCT采用Loeffler算法结构,结合位宽优化与CSD乘法优化,在FPGA芯片上无内嵌硬件乘法器情况下,一维DCT计算模块仅需要1504LUTs;有内嵌硬件乘法器情况下,仅需要688LUTs与22个内嵌9*9乘法器。将二维DCT计算模块封装为wishbone接口的IP核,在AlteraDE2-70开发板上实测二维DCT计算速度是软件快速DCT算法的296倍,可应用于JPEG图像处理、音频处理等场合。

摘要：针对基于异或阵列实现的8bit CRC32硬件计算模块资源占用大、实测计算效率低的问题,设计了表格驱动的32bit CRC32硬件计算模块,并封装为wishbone总线接口的IP核,该IP核在Altera FPGA上实测计算效率是快速软件算法的15倍。

摘要：介绍了一种基于32位开放源代码的OpenRISC1200处理器嵌入式SoC的设计方案。系统以OR1200为核心,开发基于Wishone总线的IP核,并集成到OR1200系统中,构成了系统的硬件平台。软件部分构建了基于OR1200系统的交叉编译环境,开发了系统的启动程序Bootloader,移植了μC/OS-Ⅱ操作系统。