摘要：基于南京电子器件研究所（NEDI）的GaAs工艺线，通过分析器件的有源层（缓冲层、外延层）材料掺杂浓度和厚度、肖特基接触面积等，综合优化二极管性能，研制出了截止频率为3.2THz的太赫兹变阻二极管.基于该二极管，通过建立其三维场结构，采用电磁场和电路仿真软件相结合的方法，一体化设计匹配电路和器件，研制出了D波段和G波段倍频源.D波段二倍频器在152.6GHz测得最高倍频效率为2.7%，在147.4～155GHz效率典型值为1.3%.G波段二倍频器在172GHz测得最高倍频效率为 2.1%，在150～200GHz效率典型值为1.0%.

摘要：利用GaAs肖特基平面二极管,基于石英薄膜电路工艺,采用场和路相结合的综合分析方法,研制出了两个不同频率带宽的倍频器.在场软件中,二极管非线性结采用集总端口模拟,以提取二极管的嵌入阻抗,设计二倍频器的无源匹配电路,优化倍频的整体电路性能,提取相应的S参数文件,分析倍频器的效率.150 GHz二倍频器在149.2 GHz测得最高倍频效率7.5%,在147.4～152 GHz效率典型值为6.0%;180 GHz二倍频器在170 GHz测得最高倍频效率14.8%,在150～200 GHz效率典型值为8.0%.

摘要：基于分立式GaA s肖特基势垒二极管,研制出了190~225 GHz高效率二倍频器.50μm厚石英电路利用倒扣技术,实现二极管的良好散热、可靠的射频信号及直流地.通过数值分析方法,二极管非线性结采用集总端口模拟,提取二极管的嵌入阻抗,以设计阻抗匹配电路.在202 GHz,测得最高倍频效率为9.6%,当输入驱动功率为85.5 mW时,其输出功率为8.25 mW;在190~225 GHz,测得倍频效率典型值为7.5%;该二倍频器工作频带宽、效率响应曲线平坦,性能达到了国外文献报道的水平.

摘要：基于巴特沃斯（最大平坦型）低通滤波器模型，研究了毫米波限幅器在小信号时的等效电路．结合限幅电路电磁场仿真模型，分析限幅二极管物理模型的寄生参数和键合金丝电感，提取相应的S参数，以设计限幅器的阻抗匹配网络，研制出了Ka波段全频段低插损限幅器．在26～40GHz，测得限幅器小信号插损小于4．3dB，最小插损2．2dB，驻波比小于1．95：1；当输入的连续波功率为0．5W时，限幅输出功率小于10．5dBm；整个限幅器尺寸为20×12×6mm3，限幅器性能达到国外同类产品水平．

摘要：重p型掺杂GaAsSb广泛应用于InP HBT基区材料,重掺杂影响GaAsSb材料的带隙和费米能级等重要参数,这些参数对设计高性能HBT起着关键作用。本文通过间接跃迁模型研究了p+-GaAsSb材料的荧光性质,以及费米能级与Sb组分的关系。由于费米能级与空穴有效质量mh和空穴态密度nh存在函数关系,我们通过荧光测量并计算了空穴有效质量mh和空穴态密度nh,研究结果表明mh和nh共同主导了费米能级的变化。

摘要：本文基于GaAs肖特基势垒二极管以及混合集成电路工艺,对太赫兹固态倍频和检测技术开展了研究.文章结合肖特基势垒二极管物理结构,采用电磁场仿真软件和电路仿真软件相结合的综合分析方法,对各模块电路进行优化设计,研制出了高倍频效率的倍频源和高灵敏度的检测器(检波器和谐波混频器).0.15THz检波器测得最高检波电压灵敏度1600mV/mW,在0.11～0.17THz灵敏度典型值为600mV/mW,切线灵敏度优于-29dBm.0.15THz二倍频器测得最高倍频效率7.5%,在0.1474～0.152THz效率典型值为6.0%.0.18THz二倍频器测得最高倍频效率14.8%,在0.15～0.2THz效率典型值为8.0%.0.15THz谐波混频器测得最低变频损耗10.7dB,在0.135～0.165THz变频损耗典型值为12.5dB.0.18THz谐波混频器测得最低变频损耗5.8dB,在0.165～0.2THz变频损耗典型值为13.5dB,在0.21～0.24THz变频损耗典型值为11.5dB.

摘要：研究了背势垒、场板电极、电流崩塌、短沟道效应及源-漏穿通等GaN HFET的热点课题及其关联。高漏压下沟道阱中的强场峰和背势垒的相互作用是决定上述热点课题的关键。介绍、分析了目前国外用Silvaco有限元经典模拟软件计算的结果,发现这些理论计算的能带都向缓冲层末端倾斜,电子从沟道阱转移到缓冲层末端,不能用来研究上述课题和进行器件优化设计。提出了新的量子模拟理念,用沟道阱的量子限制解开了上述难题。量子模拟结果解释了上述课题的实验结果及其关联,有望从沟道强场峰和背势垒的相互作用研究中优化设计出高漏压工作的大功率、高效GaN HFET。

摘要：介绍了国际上AlInN势垒HFET的最新发展。从器件性能分析中发现这种新势垒显著提高了沟道电子气密度,增大了强场漂移速度,消除应变提高了器件可靠性和热稳定性,能在高温下有效工作,使GaN HFET研究走上新的台阶。但是薄势垒引起的大栅流和电流崩塌是阻碍器件性能提高和实际应用的主要瓶颈。利用AlInN/AlGaN异质界面的大能带带阶和强极化电荷来剪裁能带,设计出新的三明治势垒,满足内、外沟道和欧姆接触势垒的要求。可望消除上述瓶颈,使AlInN势垒GaN HFET付诸实用。

摘要：把Si3N4/AlGaN界面看成新的异质结,自洽求解薛定谔方程和泊松方程,建立起原位钝化和CATCVD钝化异质结构的新能带模型。运用这一模型,研究了原位钝化和CATCVD钝化异质结沟道阱的电子气密度、能带结构和输运性能,解释了相应的实验结果。在此基础上研究了这些新钝化异质结沟道阱能带的优化设计。优化设计的钝化复合势垒沟道阱电子气密度高达3.138×1013cm-2,而且沟道电子保持强量子限制,预期能达到高输运性能。讨论了运用这种钝化沟道阱来设计外沟道和二维异质结构、抑制电流崩塌的新课题。

摘要：从自洽求解薛定谔方程和泊松方程出发,研究了GaN异质结构上偏压变化时异质结电场的变化。发现异质结量子阱能把外电场屏蔽在异质界面以外。利用这种异质结量子阱的屏蔽效应,可以使外电场都降落在异质结表面来控制表面势。为了把表面电势剪裁成半导体阴极所需的陡直下降的电势结构,进一步深入研究了双势垒异质结的电场结构,发现外面的异质结能屏蔽里面异质结的势垒。利用这种双势垒异质结的屏蔽效应设计出可由偏压直接控制电子亲合势的异质结构,从而为半导体阴极开辟出一条新的研究途径。