摘要：该文设计实现了一种全数字前馈式时间交织模数转换器(TIADC)时间误差校准算法,其中采样时间误差提取采用改进的时间误差函数求导模块的前馈式提取方法,可以提高在输入信号频率较高时误差提取的准确度;同时,为了降低误差提取单元的复杂性,采用了以减法实现的时间误差函数;最后,采用基于1阶泰勒补偿完成时间误差的实时校正。仿真验证表明,应用于4通道14位TIADC系统,当输入信号为多频信号时,系统动态性能无杂散动态范围(SFDR)从48.6 dB提高到80.7 dB。与传统基于前馈校准结构对比,可以将有效校准输入信号带宽从0.19提高到0.39,提高了校准算法的应用范围。

摘要：针对三维片上网络(3D No C)中硅通孔(TSV)的特殊结构,提出了一种3D No C延迟上界优化方法,通过全局均衡硅通孔负载,降低全局业务流的延迟上界.建立3D No C的网格通信模型,搜索网络中所有业务流的可行路径,提出一种基于度的冲突矩阵,求出目标子流路径的TSV冲突系数,按照路径中TSV冲突系数的大小把目标流流量分配到部分最优路径上.实验结果表明,基于度的冲突矩阵可以有效减少存储空间,将存储复杂度从O(n2)降低到O(n),并且可以清晰直观地表现出业务流在网络中的冲突情况.采用硅通孔负载全局均衡的3D No C延迟上界优化方法,目标业务流的延迟上界得到了显著优化,最大的优化效果可将延迟上界降低58.9%.

摘要：时间数字转换器(TDC)是一种常用的时间间隔测量电路,广泛用于飞行时间(ToF)测量,频率测量等领域。针对传统TDC分辨率与测量范围相互制约的问题,基于SMic 55 nm CMOS工艺提出了一种兼顾分辨率与测量范围的两步式TDC结构。该TDC第1级使用环形结构进行粗量化,以扩大测量范围;第2级利用延迟锁相环(DLL)结构精确控制压控延迟单元的延迟,以产生代表分辨率的延迟差,进而实现细量化,提高了分辨率。其中,设计了一种简便的时间余量求取算法,将第1级的粗量化误差准确传递到第2级。同时特别设计了第一级延迟单元的结构,以消除传统环形TDC中多路选择器(MUX)在信号循环过程中造成的延迟失配。仿真结果表明,该TDC的分辨率为4.8 ps,测量范围达到1.26μs,微分非线性(DNL)小于0.6 LSB,积分非线性(INL)小于1.8 LSB。

摘要：设计了一种用于AMOLED驱动芯片的多模式高效低纹波电荷泵。该电荷泵通过模式选择,使输出电压可配置,实现多模式功能。针对电压建立和模式切换过程中电荷损耗的问题,利用初始化电路和电压检测电路来保证电荷泵中电荷单向传输,同时利用衬底选择开关来解决电荷泵的体效应问题,提高了电压转换效率。采用双边对称的泵电路结构,减小了输出电压纹波。采用UMC 80 nm CMOS工艺进行仿真。结果表明,负载电流为4 mA时,输出电压为8.4~17 V,四种工作模式下电压转换效率均在90%以上,电压纹波均小于1 mV。

摘要：在纯数字域设计实现了一种针对时间交织模数转换器采样时间失配误差的前馈式校准算法。定义了一种误差提取函数,并针对其导数求算中存在的误差提出了自适应的修正方法,从而提高在输入信号频率较高时误差提取的准确度;为了降低误差提取单元的复杂性,采用了以减法实现的误差提取函数和基于LMS的除法器;采用基于一阶泰勒补偿的方式完成时间失配误差的实时校正。仿真结果表明,应用于4通道14 bit时间交织模数转换器(TIADC)系统,当输入信号为多频信号时,系统动态性能无杂散动态范围(SFDR)从48. 6 dB提高到80. 7 dB。与传统基于前馈校准结构对比,可以将输入信号带宽从0. 19提高到0. 39,提高了校准算法的应用范围。

摘要：提出了一种校准时间交织模数转换器(TIADC)时间失配误差的全数字后台算法。该算法利用信号与其导数正交的特性来估算时间失配误差相关量,采用最小均方(LMS)迭代算法估算时间失配误差值。该算法不需要参考通道,硬件消耗很低,可以校准多频信号,实现宽带宽输入。提出的变步长LMS迭代算法提高了时间失配误差的收敛速度,保证了误差校准的实时性。基于FPGA验证平台,建立了四通道8 bit 1 GHz TIADC的时间失配误差模型。结果表明,当输入信号归一化频率fin/fs为0.414时,采用该算法校准后的ENOB从5.58 bit提高到7.75 bit,SFDR从38.64 dB提高到67.51 dB。

摘要：针对时间交织模数转换器(TIADC)通道间存在的采样时间失配误差问题,提出了一种基于劈分互质通道组的全数字校准方法。该方法从参考通道的角度展开分析,使用了一种适用性广、推导过程简单的采样时间失配误差提取方法。分析了输入多频信号时,使用三点或五点求导法的泰勒补偿校准效果较差的问题根源,并提出了一种适用于劈分互质通道组的无导数插值补偿方法。建立了一个1 GS/s的12位TIADC模型进行仿真验证,当多频输入包含10个在奈奎斯特频率范围内平均分布的频率点时,校准后的SFDR提升了28.51dB,与使用五点求导法的一阶泰勒补偿相比改善了22.85dB。

摘要：任务调度问题是多核处理器相关技术的一个重要组成部分。基于列表的调度算法因其低复杂度和高效率得到广泛关注,但确定任务优先级列表方法的单一性使得算法对解空间搜索不够,易陷入局部最优。为此,提出一种基于任务扰动的迭代型列表调度算法(task perturbation iteration algorithm, TPIA)。该算法通过选取任务扰动因子按照一定扰动策略进行调度列表迭代,对迭代后的列表进行贪心选择,生成更优的调度列表序列以得到更好的调度结果。通过实例和随机有向无环图(DAG)有限集对算法进行验证,结果表明算法能有效改善调度解,调度性能提升平均可达16.51%,适宜处理大规模、高出入度的复杂DAG图;针对TPIA算法在低任务总数高通讯开销情况下性能有所下降的问题,对平均任务节点数130以下的任务图进行分组测试,获得了对应的CCR上界值及其变化趋势。

摘要：提出了一种针对时间交织模数转换器(time interleaved ADC,TI-ADC)通道间失配误差的基于参考通道的后台校准算法。该算法利用参考通道与同采样时刻TI-ADC子通道ADC输出差值估计待校准子ADC的失配误差,然后从系统输出中减之实现自适应误差补偿;为了克服当TI-ADC系统前端不存在单独输入缓冲器时,参考ADC通过输入网络耦合对TI-ADC产生干扰问题,进一步加入随机化技术,减少残余失配误差产生毛刺;该校准系统可以实现3种主要失配误差的同时有效校准,对输入信号带宽没有限制。应用于12位1 GS/s TI-ADC系统,当输入信号频率为470 MHz时,FPGA验证结果表明,校准后无杂散动态范围(SFDR)提升了44.14 dB,达到76.16 dB。

摘要：基于降压型结构,设计了一种高精度的恒流LED驱动电路。在滞环控制模式的基础上,采用一种新型的自适应关断时间控制环路替代谷值检测反馈环路,间接地实现了对电感电流谷值的精确控制,避免了对谷值直接采样所带来的误差,提升了系统的恒流精度。控制环路采用低边采样方式,降低了采样电阻上的损耗,提升了系统的转换效率。该LED驱动电路基于TSMC 0.18μm 70 V BCD工艺进行了仿真与设计。结果表明,在20~125 mA负载电流范围内,最大恒流误差不超过0.8%。在20~100 V输出电压范围内,平均电流变化率小于1%。