摘要：为了保证模数转换器转换速度和精度,本文基于0.18微米工艺,设计实现了一款应用于12-bit 40-MS/s流水线ADC前端的采样保持电路.所采用的环型结构运放,可以简化设计、且占用面积小;同时,采用绝缘体上硅工艺,可以消除栅压自举开关中开关管的衬偏效应,改善开关的线性度,提高采样保持电路的性能.采样保持电路面积是0.023平方毫米.测试结果表明:在1.5V供电电压下,采样保持电路功耗是3.5mW;在1MHz输入频率、40MHz采样频率下,该采样保持电路无杂散动态范围可以达到76.85dB,满足12-bit 40-MS/s流水线模数转换器应用需求.

摘要：基于负阻振荡理论设计了一款X波段负阻振荡器,设计旨在提高振荡器的工作效率和加强二次谐波抑制。通过对晶体管直流偏置状态与振荡器工作效率关系的研究,选择合适的直流偏置状态提高了振荡器的工作效率。在输出匹配网络中加载一段1/8工作波长的开路线、选择一个合适的隔直电容,有效抑制二次谐波。实测结果表明,该X波段负阻振荡器振荡频率为10.81 GHz,输出功率为8.02 d Bm,二次谐波抑制度为48 d Bc,振荡器的效率为45%,偏离振荡频率100 k Hz和1 MHz处的相位噪声分别为-91.90 d Bc/Hz和-123.43 d Bc/Hz。该实测结果论证了上述设计方法的有效性,对负阻振荡器的设计提供了一定的参考意义。

摘要：采用带采样/保持电路,由10级1.5位每级级电路和最后一级为2位flash ADC组成的流水线结构,设计了一种12位60MHz高性能流水线模数转换器.在设计中采用栅压自举开关降低非线性,采用带增益自举的折叠式共源共栅输入级和AB类输出级的运放,采用动态锁存比较器,同时逐级优化级电路中采样电容以及运放的增益和带宽.在SMIC 40nm CMOS工艺下,当输入信号为1.875 MHz,采样速率为60 MHz时,SNDR为68.7dB,SFDR为74.6dB,ENOB为11.12bit,芯片的核心面积为0.95mm2,1.1V的电源电压下,消耗的总电流为56mA.

摘要：功率放大器(Power Amplifier,PA)是射频前端关键的模块,基于0.13μm SiGe HBT工艺,设计了一款38 GHz功率放大器。提出了HBT集电极寄生电容和传输线谐振的方法减小芯片面积,针对毫米波频段下,晶体管可获得最大增益较低,采用堆叠晶体管提高了功率放大器的增益,同时通过优化有源器件参数,提高了功率放大器的输出功率和效率。仿真结果显示,在4 V的供电电压下,工作在38 GHz的功率放大器1 dB压缩点输出功率为17.8 d Bm,功率增益为19.0 dB,功率附加效率为32.3%,功耗为252 mW。

摘要：为实现音频应用低功耗Sigma-Delta模数转换器的设计,采用基于反相器的设计方法.模数转换器中Sigma-Delta调制器采用单环三阶前馈结构,以及基于反相器的开关电容积分器设计,并采用恒定跨导偏置LDO精确调整反相器的工作点,提高电路稳定性.该Sigma-Delta调制器采用SMIC 0.18μm CMOS工艺,在采样频率6.144 MHz下,24kHz音频信号带宽内,信噪失真比(SNDR)为91.5dB,动态范围(DR)为96dB,工作电源电压为1.3V,整体功耗为0.48mW,满足高性能低功耗的要求.

摘要：基于SMIC 28nm CMOS工艺,完成了高性能鉴频鉴相器和电荷泵的设计.采用D触发器型鉴频鉴相器结构,通过优化其门电路结构,获得了一种两路输出信号具有良好匹配性能的鉴频鉴相器.采用源极开关的电荷泵结构,同时在该结构中采用轨到轨输入级的运放,获得了一种在较大的输出电压范围内都具有低失配电流的电荷泵.

摘要：应用于零中频接收机,设计了一种具有4阶跳蛙结构且能有效消除直流失调的有源RC低通滤波器。该滤波器的4个可调带宽分别是180,360,720,1 400kHz,通带增益范围为0~72dB,能够实现多模移动通信的信道选择以及抵抗邻频干扰;在带宽为180kHz时,功耗仅为350μW;当增益为0dB时,该电路的直流失调抑制值为-128dB,IIP3可达30dBm,实现了信号的线性传输。该电路采用TSMC 0.18μm CMOS工艺实现。

摘要：设计了一种应用于超宽带无线接收机的高线性度宽带可编程增益放大器(PGA),该PGA采用线性度增强型源简并结构的放大器加电阻衰减网络的结构,增益的调节分两步完成,PGA Core实现6dB增益调节步长,电阻衰减网络实现1dB增益调节步长,PGA Core电路采用线性度增强型源简并结构放大器,提高PGA的线性度。PGA采用SMIC 0.18μm混合信号CMOS工艺,1.8 V电源电压供电,仿真结果表明,该PGA增益范围-4~28dB,1dB步进,3dB带宽大于280 MHz,最大增益时输出三阶交调点(OIP3)25.7dBm,噪声系数(NF)22.24dB,总体电路消耗10.4 m A电流,芯片有效面积0.2 mm^2。

摘要：设计了一种基于0.35μm CMOS工艺的多通道缓冲器电路,该电路可用于多路接收机中的输出级,以改善输出级的驱动能力。为了应对多路接收机输出端多路缓冲器的设计需求,电路以多个缓冲器为核心,结合多级寄存器、开关阵列,使芯片具备可编程功能。该电路利用多级寄存器每一级的控制信号,实现了在传输过程中通道、缓冲器的切换,控制信号可以采用串行、并行两种传输方式写入。电路的测试结果表明,芯片具备串行、并行两种指令写入方式的功能,缓冲器的-3 dB带宽达到36 MHz,压摆率达到330 V/μs。

摘要：基于DSRC标准,介绍了唤醒接收机在ETCS中的应用,通过采用提出的设计方案,设计一款低功耗,高灵敏度唤醒接收机.基于0.13μm CMOS工艺,实现了偏置电路,放大电路,比较器,电流基准源和驱动等电路模块.采用优化的电路结构,使得运放有较低功耗和高增益.为了减小噪声和比较器自身失调对比较器输出的影响,采用带迟滞功能的比较器.仿真结果表明,唤醒接收机可工作在2~3.3V电源电压,-40~80度下,典型情况下基带的检测灵敏度为-68.3dBm,直流电流为6.97μA.