摘要：由于施加高栅极工作电压,使得器件容易发生重离子辐射损伤效应,其中,重大的重离子辐射损伤效应是单粒子栅穿效应(SEGR)和单粒子烧毁效应(SEB)。本文介绍了抗辐射加固高压SOI NMOS器件的单粒子烧毁效应。基于抗辐射加固版图和p型离子注入工艺,对高压器件进行抗辐射加固,提高器件的抗单粒子烧毁能力,并根据电路中器件的电特性规范,设计和选择关键器件参数。通过仿真和实验结果研究了单粒子烧毁效应。实验结果表明,抗辐射加固器件在单粒子辐照情况下,实现了24 V的高漏极工作电压,线性能量传输(LET)阈值为83.5 MeV·cm^(2)/mg。

摘要：本文研究了一种用于5G通信的射频微系统与天线一体化三维扇出型集成封装技术.通过在玻璃晶圆上使用双面布线工艺,实现毫米波天线阵列的制作.将TSV转接芯片与射频芯片倒装焊在玻璃晶圆上,再用树脂材料进行注塑,将玻璃晶圆与异构芯片重构成玻璃与树脂永久键合的晶圆.减薄树脂晶圆面漏出TSV转接芯片的铜柱,在树脂表面上完成再布线.把控制、电源管理等芯片倒装焊在再布线形成的焊盘处,植上BGA焊球形成最终封装体.利用毫米波探针台对射频传输线的损耗进行测量,结果表明,1 mm长的CPW传输线射频传输损耗在60 GHz仅为0.6 dB.在玻璃晶圆上设计了一种缝隙耦合天线,天线在59.8 GHz的工作频率最大增益达到6 dB.这为5G通信的射频微系统与天线一体化三维扇出型集成提供了一个切实可行的解决方案.

摘要：针对现有方法难以在复杂背景下对缺乏内在特征的红外弱小目标进行检测并且存在检测耗时较高等问题,提出了一种适用于嵌入式边缘计算设备的红外弱小目标检测算法。将小目标检测问题转化为语义分割问题,模型使用轻量级主干网络提取特征,设计基于上下文调制的跨层间的特征融合方式,用于交换高层语义和低层细节,引入基于通道和位置的双注意力机制突出特征图中的弱小目标。通过实验验证了提出算法模型相较于现有先进的算法在复杂场景下具有更好的检测效果、更低的虚警以及更少的耗时等优势,且该模型大小只有100 KB,可以达到20 frame/s视频流实时检测,方便嵌入式部署及实际应用。

摘要：红外热成像系统采集的数据大都是高动态范围,为了实现高动态红外图像的可视化,动态范围压缩和细节增强技术的研究至关重要。针对传统方法存在的梯度反转伪影、低对比度细节丢失、背景噪声过增强等问题,提出一种基于边窗滤波的高动态红外图像压缩增强方法。首先,采用边窗滤波将原始红外图像分解为基础分量和细节分量;然后,根据基础分量的灰度级分布情况,设计一种自适应阈值的平台直方图算法,对基础分量进行压缩;接着,利用双边滤波器核权重分布特点,生成自适应增益系数,对细节分量进行增强;最后,对基础分量和细节分量进行加权融合,并将结果量化到8位动态范围。实验结果表明,与经典的压缩增强方法相比,所提方法对强边缘具有更好的保边效果,可以有效避免梯度反转伪影和光晕问题,细节信息更丰富,背景噪声抑制效果更好,对不同场景的适应性更强。

摘要：0.5μm部分耗尽SOI MOSFET的寄生双极效应严重影响了SOI器件和电路的抗单粒子和抗瞬态γ辐射能力。文中显示,影响0.5μm部分耗尽SOI NMOSFET寄生的双极器件特性的因素很多,包括NMOSFET的栅上电压、漏端电压和体接触等,尤其以体接触最为关键。在器件处于浮体状态时,0.5μm SOI NMOSFET的寄生双极器件很容易被触发,导致单管闭锁。因此,在设计抗辐射SOI电路时,需要尽量降低SOI NMOSFET寄生双极效应,以提高电路的抗单粒子和抗瞬态γ辐射能力。

摘要：设计了最高采样率为1 GHz的ASIC数字正交混频器。基于正交混频的基本原理,优化了正交混频的算法,优化后的算法节省了硬件资源。为了达到最高采样率的要求,提出了并行结构的电路实现方法。采用MATLAB对正交混频算法进行定点误差分析和频谱分析,并根据MATLAB分析结果设计硬件代码。设计的正交混频器模块应用于ADC电路。基于65 nm CMOS工艺流片后,实际测试结果表明,所设计的正交混频器模块能够满足信噪比和采样率的设计要求。

摘要：设计了最高采样率为1 GHz的ASIC数控振荡器电路。采用优化的正弦幅度相位相减法实现相位幅值转换功能。应用MATLAB对数控振荡器输出的数据进行定点误差分析和频谱分析,设计的数控振荡器输出的正频率信号和负频率信号功能通过分析正交混频结果间接证明。根据MATLAB分析结果设计电路,并应用并行结构实现电路结构。最终设计的数控振荡器模块应用于ADC电路。基于65 nm CMOS工艺流片后,实际测试结果表明,所设计的模块能够满足输出正频率、负频率、输出最小频率间隔为0.24414 MHz,系统精度小于l LSB和最高采样率1 GHz的设计要求。

摘要：针对高速ADC数字下变频中的实时滤波需求,设计了一种基于ASIC的并行流水线级联半带滤波器。首先根据ADC输出数据速率远高于DSP处理能力的工程问题设计了可以实现16、8、4、2倍抽取的四级级联结构,然后在传统串行滤波器基础上进行了4路并行流水线结构理论推导,该方法降低了运算速度,能够实现高速数据实时处理。在此基础上采用Verilog HDL实现了RTL级描述并采用65 nm CMOS工艺成功流片,仿真和测试结果显示,设计的滤波器能够在保证计算精度的同时实现1 GHz高速采样数据的实时滤波及16、8、4、2倍抽取。

摘要：设计了一种频率、幅度可控的全差分正弦信号发生器,输出信号频率、幅度可通过简单的外围电路精确控制。主要结构包括:基准电路、偏置电路、多频振荡器、正弦发生结构以及运算放大器。由多谐振荡器产生两路稳定的差分三角波信号,经正弦发生器转换为差分正弦信号,后经过运算放大器将信号放大输出。其中基准电路为各模块提供一个稳定的基准电压,降低其受电源电压、外部温度的影响,确保各模块偏置电流的稳定性。本设计采用国内40 V Bipolar工艺,实测结果显示:输出信号幅度范围2.05~23.35 V·rms,频率范围20 Hz^20 kHz,输出失调电压50 mV,短路电流60 mA。电源电压可满足单电源13~36 V供电,也可满足双电源±6.5~±18.0 V供电。

摘要：基于CMOS工艺设计一种单声道、桥式(BTL)输出的低压音频放大器,工作电压为2.0~5.5 V。整体功能包含:基准偏置、共模偏置、开关控制、过温保护及功率放大器模块。芯片内部包含两个基准偏置电路:过温保护模块采用一个单独的基准偏置电路,其余电路模块共同使用另外一个基准偏置电路。电路发生过温保护关断时,过温保护模块可以保证电路随温度降低后的功能恢复。整体电路的开启与关断,受开关模块的控制,关断模式下所有电路实现静态关断。采用国内0.5μm CMOS工艺完成流片,测试结果表明:3Ω负载下最大输出功率3.3 W,关断电流0.6μA,失调电压15 mV,电源电流6 mA,电源抑制比60 dB。