摘要：作为系统时钟源,振荡电路的频率特性会影响芯片工作性能。为提高片内振荡器输出时钟的精度及稳定性,设计一种基于RC结构的振荡电路。该振荡电路采用带隙基准产生电容充电电流及基准电压,通过调整镜像管比例进行频率粗调校正,通过调整基准电压大小和温度系数以实现频率细调校正及温度特性校正。电路基于55 nm CMOS工艺设计实现,仿真结果表明,典型条件下电路工作输出为30 MHz,50%占空比时钟,在1.6~5.5 V、-40~125℃工作范围内,振荡频率偏移位0.6%以内,中心校准精度为0.5%,可作为片内高精度时钟源或参考时钟。

摘要：红外通信因具有可靠性高、保密性强等特点,被广泛应用于多个领域。但红外编码结构复杂多样,目前已有的红外编码系统无法满足多种红外编码格式的扩展需求。为解决以上问题,提出了一种可扩展红外编码系统设计方案。基于红外编码芯片AiP4911和AiP4912设计矩阵按键电路,基于微软基础类库(MFC)框架设计红外编码软件界面并构造编码结构解析框架,利用可扩展标记语言(XML)文件记录编码通用信息,实现了可扩展功能。测试结果表明,该系统很好地实现了可扩展功能,同时经误差补偿后的编码精度在±2%以内,满足了高精度和可扩展的需求,有利于红外编码的广泛应用。

摘要：MCU内部集成的AD模块普遍应用于各类方案中,AD静态参数中的INL、DNL是评测AD性能的重要指标。使用专业仪器测试INL、DNL参数成本过高,因此用户对经济实惠且测试精准的专用测试台的需求日益显著。提供了一个低成本的AD静态参数自动测试系统设计方案,先阐述测试系统的基本实现原理,然后从硬件系统和软件系统两个部分详细介绍。实际使用证明,该测试系统适用于MCU AD模块的INL、DNL参数测试,工作稳定,测试精准,且成本低廉。

摘要：PCB品质从某种层面上来说,对电子产品的可用性、服役年限、适用场合等都起到决定性的作用。基于此,简单叙述PCB设计,并按照常规设计流程展开分析,包括绘制原理图、叠层设计、布局与布线、接地。进一步思考设计流程的优化问题,在原有流程结构的基础上,增加中心库与公共数据库,促使各设计环节之间得以有效对接,提高信息的利用率,并有助于提升设计成果质量,控制前期成本投入。

摘要：差分对结构是运算放大器(运放)的基础结构,对电路性能至关重要。现实中,工艺偏差无法避免,其带来的失配会影响运放的精度。对多级运放而言,输入级的失调程度决定了整个放大器的精度,因此低失调输入级成为运放设计的重点之一。为获得低失调的运放输入级,研究了差分对电阻RC和电路失配的关系,通过修调失配电阻ΔRC补偿其余失配项带来的影响。使用西岳4μm 50 V的工艺做全芯片参数验证,结果表明,失调电压低于60μV,相较于通用运放减小了76%;温漂系数可达0.3μV/℃,相较于通用运放减小了50%。这种方法简单、方便,可避免对电路结构做大规模调整,且对电路功耗的影响可以忽略。

摘要：随着当前集成电路的不断发展,其对于电磁兼容产生了一定影响,在此情况之下,电磁兼容测试逐渐受到了更多重视,而PCB设计对于电磁兼容测试结果的准确性有着直接影响。此次研究的主要目的在于明确集成电路电磁兼容测试PCB设计的要点内容及其应用,以此保障测试数据的精准度,进一步提高集成电路运行的可靠性以及稳定性。对此,从电磁发射以及敏感度两个方面,简要介绍了现代集成电路发展对于电磁兼容的影响,分析了集成电路电磁兼容测试PCB设计要点,包括PCB测试板要求、屏蔽设计和电源滤波及I/O负载匹配。最后结合实际案例,总结分析了集成电路电磁兼容测试PCB原理图以及结构设计要点及应用。

摘要：为了缩短MCU芯片开发周期,提出了一种基于MCU芯片FPGA原型验证平台设计。该设计是将传统FPGA原型验证过程中使用FPGA的RAM原型替换程序存储单元,改为使用FPGA双端口RAM替换。其中一个端口控制按照传统的接入方法,另一端口控制信号接到专门的控制逻辑上,独立控制,而且不影响原MCU芯片功能。该方法不仅节省多次FPGA综合实现的时间,而且可以灵活实时监测RAM,方便查错。同时该方法具有通用性,可移植到类似的SoC系统架构FPGA原型验证系统中去。

摘要：对现有的两种Flash自编程实现方式进行了分析,发现其设计实现都比较复杂。在新的应用背景需求下,基于RISC-V芯片的实现方式,提出了一种简单高效的Flash自编程方法。硬件设计在不改动原有Flash控制器架构的基础上只增加了几个自编程的控制寄存器和控制状态机。详细描述了实现方法和流程,并验证了功能的正确性。其整体硬件设计结构简单,操作流程方便快捷。

摘要：提出了一种可校准,高精度,低温偏的RC高速振荡器的设计。该高速振荡采用数字校准的方式实现目标频率±0.4%以内的偏差;通过温度补偿设计得到全温范围±1.5%以内的频率偏差。版图设计上,比较器和电容组的对称排列布置保证其振荡的稳定性。仿真计算及实际流片测试结果均表明,该HIRC具有较高的频率稳定性,满足各项设计指标。

摘要：USB通信协议采用2线差分(D+/D-)信号传输数据,主机与从机(USB设备)之间没有专门的同步时钟连线,数据传输的同步信息包含在数据包的同步字段。为了保证通信可靠正确的进行,从机的数据同步时钟频率必须严格跟随主机数据比特信息的时序。为此设计了一款应用于USB音频外设的电荷泵锁相环(CPPLL),输入参考时钟采用小数分频的方式,动态跟随主机传输速率的变化,最终PLL产生的系统时钟精度可达±0.05%,锁定时间小于70μs,频率跟随范围为70 MHz~230 MHz。该设计采用0.153μm CMOS工艺流片,实测结果表明所设计时钟系统能够提供精确相位和频率的时钟,确保音频设备与主机可靠正确的通信。