摘要：提出了一种具有高可配性、高实时性和较强适用性等特点的脉冲宽度调制IP核的设计.该PWM模块不仅可支持片上系统内硬件触发反馈机制,以加强片内IP核之间的互联性,而且还提供了模块内部资源共享的实现方案.仿真验证的结果表明:此模块可支持多种输出模式,且其硬件触发的消耗时间比传统的软件触发的时间少了两倍多.因此,该模块可满足可配性高、适用性强和实时性高等设计需求,达到了设计预期的目的.

摘要：针对提花织物防伪问题,在分析提花织物生产工艺的基础上,提出了一种用于真伪认证的基于小样图的易损盲水印算法。该算法首先设计了最小的水印编码方案,解决了张力平衡问题,并考虑了裁剪对水印的影响。经实际生产验证,该算法生成的水印对织物外观无可察觉影响,并能进行有效认证。采用该方法后将极大地增加假冒的难度和成本,是一种保护提花织物品牌的有效技术手段,也是数字水印技术在非数字媒质织物上应用的创新尝试。

摘要：本文提出了一个基于网络划分的P/G布线网络层次化快速分析方法。其中,对于子网运算,通过对Cholesky分解法三角化对称正定阵的图模型分析,并基于Mesh结构网络的自身特点,提出了一个基于图顶点排序的加速子网分析运算策略;并用基于MPI的并行结构实现了P/G布线网络分析的并行运算。

摘要：为了解决单盲水印网格算法难以抵抗多种攻击的问题,提出一种鲁棒的3D网格模型的多重数字水印算法.该算法分别对3D网格模型的顶点信息和拓扑信息嵌入2种不同类型的单鲁棒性水印,从而使模型既能抵抗大面积的剪切攻击,又能抗击一定强度的噪声攻击;且在水印提取时不需要原始模型信息.实验结果表明,该算法能有效地提高水印抗平移、旋转、缩放、非均匀缩放、剪切、噪声和顶点乱序等攻击的能力.

摘要：为了更好地模拟素描的笔画和突显肖像素描中五官的部分,提出基于人脸特征和线积分卷积的肖像素描生成方法.首先进行人脸分割,由人脸特征点确定GrabCut算法中每个特征的初始trimap,然后根据分割结果使用线积分卷积算法绘制肖像素描.文中使用了基于分割结果的多分辨率白噪声和方向场,并提出了基于分割结果的自适应性边界提取算法.实验结果表明,该算法改善了肖像素描的生成效果.

摘要：当工艺进入到超深亚微米以下,传统的故障模型不再适用,必须对电路传输延迟引发的故障采用延迟故障模型进行全速测试。给出了常用的延迟故障模型,介绍了一种基于扫描的全速测试方法,并给出了全速测试中片上时钟控制器的电路实现方案。对芯片进行测试,可以直接利用片内锁相环电路输出的高速时钟对电路施加激励和捕获响应,而测试向量的扫描输入和响应扫描输出则可以采用测试机提供的低速时钟,从而降低了全速测试对测试机时钟频率的要求。最后,对于全速测试方案提出了若干建议。

摘要：射频功率放大器的设计一直是无线通信研究的热点,而关于它的设计方法也非常多样。基于实际搭建的Load-pull系统测试得到的数据设计实现了2.4GHz的GaAs场效应管的功率放大器。在没有大信号模型的情况下设计出的实际电路的输出功率为22dBm,功率增益为12dB,很好地实现了此GaAs场效应管的性能。相比其它传统的设计方法,Load-pull设计法简单、实用,能准确测试到场效应管的各项参数,简化了功率放大器的设计过程。

摘要：介绍了IP复用技术在ASIC设计中的重要性,探讨了IP核设计方法,并基于IP核可重用设计思想,创建了音乐IP硬核。IP核用Max+plusIIEDA软件进行软件仿真、用GW48系列SoC/SoPC试验开发系统进行FPGA验证,在SUN工作站上用cadence后端设计软件Virtuso完成版图设计,在INMEC3.0μmmetalgateprocess流片。芯片经测试完全符合设计要求。

摘要：本文采用Mesh-Tree两级层次结构作为P/G网布线拓扑结构,并提出了一个对于该结构的线宽优化方法,使超大型P/G网的布线优化速度大大提高。

摘要：设计并制作了一种可应用于无线通信放大器的新型的图形化SOI LDMOSFET.该器件沟道下方的埋氧层是断开的.测试表明,输出特性曲线没有发现明显的翘曲效应,关态的击穿电压达13V,在VG=4V和VD=3.6V时fT为8GHz,直流和射频性能均优于同一芯片上相同工艺条件制备的体接触LDMOSFET.