摘要：基于65 nm CMOS工艺,设计一款频率为53~99 GHz的低噪声放大器(低噪放),低噪放采用自定义的T型匹配网络和共源共栅(Cascode)增益单元,实现了毫米波宽带和低噪声性能。仿真结果表明:低噪放的3 dB相对带宽为63.5%,最小噪声系数为3.9 dB,增益为15.75 dB,1 dB压缩点为-12.5 dBm。在CMOS工艺设计的毫米波低噪放中,该放大器拥有较大的相对带宽和较低的噪声系数。

摘要：根据UHF RFID阅读器实现的IQ两路正交调制解调的零中频方案,设计和实现了阅读器基带处理芯片接收端电路,包括电路总体结构及解调器、解码器等关键模块的设计,完成其RTL设计、仿真及FPGA原型验证。该设计在物理层数据编码、调制方式及其他关键技术进行了改进,性能上有很大的提高。

摘要：在此以杭州中天32位RISC CPU CK510为内核的HM1521_B芯片上,基于μC/OS-Ⅱ操作系统,实现对USB设备的读写控制。系统采用嵌入式USB主机控制软件的分层结构,着重阐述FAT32文件系统、USB设备枚举和BULK-ONLY传输的具体实现过程。为了节省硬件资源,放弃了USB协议中的繁文缛节,抓住协议核心,设计了精简高效的驱动程序。考虑到各种U盘的不同特性,增强了驱动兼容性方面的设计。整个阶段都由逻辑分析仪给出实测数据抓包截图。

摘要：光学波导器件的折射率分布情况以及几何尺寸对光波在其中传输的影响很大,给器件的设计带来极大困难,而用传统的依靠实验手段设计光波导器件就显得更加耗时耗力。为此,设计出一款仿真光波导器件的软件,该软件完成了cad图形交互式编辑、仿真结果图形输出等多个核心模块的设计和编码实现。该cad软件采用了先进的有限差分光束传播(FD-BPM)仿真算法,为光学芯片设计技术提供了一套具有实用价值的解决方案和软件工具。

摘要：成形滤波器是超高频射频识别系统数字基带部分的重要组成单元,该文分析了超高频射频识别系统的特点,提出了与所取滤波器阶数相关的流水线结构的设计方法,设计了具有6级流水级结构的17阶成形滤波器。在实现时,首先采用MATLAB进行软件仿真,设计优化结构,然后用Verilog-HDL实现,最后在FPGA上进行验证。实现结果表明成形滤波器符合系统的设计要求。

摘要：在MPLS网络中,数据包被短而定长的标签所封装,并根据标签进行转发。本设计通过对MPLS标签空间按不同业务处理进行分块,并为每个业务内嵌独立的本地标签池,设计并实现了基于标签分块技术的MPLS标签分配技术方案。验证表明,该方案有效提高了MPLS标签的申请释放效率,简化了MPLS各种协议业务的处理流程,增加了报文转发效率。

摘要：为了实现真小数分频,设计一种高移相精度、高线性度、低功耗的,与CMOS集成电路工艺兼容的360°相位内插电路。基于SMIC 55 nm CMOS工艺进行电路及版图设计,cadence软件仿真结果表明:频率为2.4 GHz正弦信号在1.2 V供电电压下,其相位内插精度小于2 ps;输入信号幅度为20 mV时,输出信号幅度可达98 mV,具有较小的相位误差与良好的增益和线性度。相位内插器、相位控制器与整数分频器共同构成小数分频器,实现真小数分频,当输入信号频率为2.4 GHz,整数分频为4,小数位为0.246时,可实现对输入信号的3.754分频,仿真输出信号平均频率为638.96 MHz,误差为0.36 MHz。

摘要：电阻在集成电路中有极其重要的作用。他直接关系到芯片的性能与面积及其成本。讨论了集成电路设计中多晶硅条电阻、MOS管电阻和电容电阻等3种电阻器的实现方法,论述了他们各自的优点、缺点及其不同的作用;介绍了他们各自的计算方法并给出了MOS管电阻与电容电阻的实现方法。并对实例进行了详细的分析,比较了不同电阻在面积上的不同。能更好地了解不同电阻在不同情况下的使用。对MOS管实现交流电阻中出现的体效应给出了解决方法。

摘要：为了使得工艺参数表能精确表征参数曲面并且足够简练,本文提出了一种基于参数表解空间划分的工艺参数曲面压缩算法,算法首先把参数表所有可能的子参数表按度数和是否相等划分成多个子参数表集合,然后找出每一个子参数表集合中密度和最大的子参数表组成一个新的子表集合S,最后从S中找出插值误差最小的子表。实验表明算法不仅提高了参数表的压缩速度,而且误差小,说明算法是有效的。

摘要：UHF RFID阅读器基带处理芯片包括发送端、接收端和主控嵌入式CPU核3部分。该文给出了发送端电路的设计结构,介绍了ASK调制、成型滤波器等各电路模块的RTL设计。发送端电路的RTL仿真和FPGA原型验证结果表明,该设计能快速准确地完成RFID基带处理任务。