摘要：讨论了一种用于Σ-ΔA/D转换器的固定系数半带(half-band)FIR数字滤波器,分析了其线性相位特性和低通滤波特性,给出了频率仿真结果,以及在Cadence设计系统中的电路和版图实现。

摘要：基于采样管衬底电压自举结构,提出了一种高线性低阻抗采样开关技术。在保证采样开关等效输入阻抗较小的同时,实现了采样开关的源/漏极与衬底之间的寄生电容不随输入信号幅度的变化而变化;减小了动态比较器输入管的等效导通电阻,提高了动态比较器输入管的跨导,解决了动态比较器的速度与噪声折中的难题。基于65nm CMOS工艺,设计了一种10位120MS/s SAR ADC。在1V电源电压下,功耗为1.2mW,信号噪声失真比SNDR>55dB,无杂散动态范围SFDR> 68dB,在奈奎斯特采样情况下,优值(FoM)为22fJ/(conv·step)。

摘要：　从理论分析角度介绍了优化SiGe异质结晶体管速度的方法。结合双极晶体管的工艺限制,介绍了SiGeHBT的基本原理,讨论了SiGeHBT的发射区/基区/集电区设计。最后,以一个100GHzfmax和fT的HBT为例,对电路制作工艺参数进行了讨论。

摘要：　介绍了频率合成器的种类、技术发展动态;分析比较了国内外频率合成器的发展现状,并对我国频率合成器的发展提出了建议。

摘要：采用优化ESD注入条件改善了NMOS器件结构。对该亚微米ggNMOS ESD防护电路单元进行了传输线脉冲TLP法测试。测试结果表明,优化后的多插指通道保护结构的静电释放电流均匀性得到改善。对该ESD注入型NMOS输出特性的研究发现,在强场下漏极电流I_(DT)是一种复合电流,随着栅源电压超过阈值V_(GS)0,它会呈现I_(DT)-V_(GS)微分负阻现象。从MOS-Bipolar复合模式下的碰撞电离和Snapback效应两方面对I_(DT)-V_(GS)微分负阻现象进行了理论分析。研究结果可用于优化CMOS/BiCMOS IC的ESD设计。

摘要：提出了一种基于两步转换法(5+6)的高速高精度A/D转换器体系结构,其优点是可以大幅度降低芯片的功耗及面积。采用这种结构,设计了一个10位40 MHz的A/D转换器,并用0.6μm BiCMOS工艺实现。经过电路模拟仿真,在40 MHz转换速率,1 V输入信号(Vp-p),5 V电源电压时,信噪比(SNR)为63.3 dB,积分非线性(INL)和微分非线性(DNL)均小于10位转换器的±0.5 LSB,电源电流为85.4 mA。样品测试结果:SNR为55 dB,INL和DNL小于10位转换器的±1.75 LSB。

摘要：基于对功率VDMOS器件ESD保护及初始条件的分析,建立了VDMOS器件的ESD保护等效电路,分析了ESD响应过程,得到功率VDMOS器件的ESD瞬态模型.分析结果表明,该模型准确地描述了功率VDMOS器件的ESD瞬态放电过程,解决了以往模型中初始条件分析不足等问题.借助该模型,获得ESD器件的等效电阻和击穿电压、VDMOS的栅极输入电阻、栅源电容、栅氧厚度等与功率VDMOS器件抗ESD能力的关系,为功率VDMOS器件的抗ESD保护设计提供重要指导.

摘要：采用先进的2μm互补双极CMOS工艺,研制出一种高精度双路低压差线性调整器(LDO)。该电路具有使能控制、误差输出、过温保护、短路保护等功能,只需外接一个0.47μF的瓷介电容,即可实现稳定工作;简化了外围设计,降低了成本,提高了应用的可靠性。

摘要：介绍了一种采用0.35μm BiCMOS工艺的双路双差分采样保持电路。该电路分辨率为8位,采样率达到250 MSPS。该电路新颖的特点为利用交替工作方式,降低了电路对速度的要求。经过电路模拟仿真,在250 MSPS,输入信号为Vp-p=1 V,电源电压3.3 V时,信噪比(SNR)为55.8 dB,积分线性误差(INL)和微分线性误差(DNL)均小于8位A/D转换器的±0.2 LSB,电源电流为28 mA。样品测试结果:SNR为47.6 dB,INL、DNL小于8位A/D转换器的±0.8 LSB。

摘要：研究和开发了一种用于宽电压A/D、D/A转换器的BiCMOS工艺。利用相关晶体管原理和公式,计算出工艺参数,再用TSUPREM4和MEDICI软件,进行工艺和器件仿真,得出精确的工艺参数。流片后对所有器件进行了测试,结果表明,开发的工艺完全符合设计要求。用此工艺制造的A/D、D/A转换器产品,其性能符合设计指标。