摘要：采用第一性原理平面波赝势方法计算研究了在LiFePO4的Li位、Fe位和Fe/Li位共掺杂金属原子对材料的电性能和局部结构稳定性的影响关系。结果表明:Li位掺杂(Li0.75Na0.25)FePO4比Fe位掺杂Li(Fe0.75Mn0.25)PO4表现出更好的电子电导性,而局部结构稳定性刚好相反。但是Fe/Li位共掺杂对电子电导性和局部结构稳定性具有双重优化作用,这可能是由Na-2p电子与Li-s电子相互作用引起的。同时,根据计算差分电荷密度关系可以发现共掺杂后会有大量其他原子电荷向Li原子周围偏移,从而改善材料的电子电导性能。

摘要：借助于SILVACO TCAD仿真工具,研究了高压LDMOS电流准饱和效应(Quasi-saturation effect)的形成原因。通过分析不同栅极电压下漂移区的耗尽情况以及沟道与漂移区电势、电场和载流子漂移速度的分布变化,认为当栅压较低时,LDMOS的本征MOSFET工作在饱和区,栅压对源漏电流的钳制明显,此时沟道载流子速度饱和;而在大栅压下,随着沟道导电能力的增加以及漂移区两端承载的电压的增大,本征MOSFET两端压降迅速降低,器件不能稳定地工作在饱和区而进入线性工作区,此时沟道中的载流子速度不饱和。LDMOS器件的源漏电流的增大主要受漂移区影响,栅压逐渐失去对器件电流的控制,此时增大栅压LDMOS器件的源漏电流变化很少,形成源漏电流的准饱和效应。最后,从器件工作过程对电流与栅压的关系进行了理论分析,并从理论结果对电流准饱和效应进行了深入分析。

摘要：针对PR9200芯片的超高频、无线射频识别读写器通信效率低下的问题,设计了一种基于FPGA的通信方案。介绍了数据通信的架构,制定了通信协议的传输规则,采用工业以太网口通信,并通过FPGA对传输的数据进行并行处理后送至MCU。仿真与测试验证表明,该读写器通信系统能有效地提高数据传输及处理速度,与原系统相比,通信效率提高了57%,且不影响系统稳定性,可应用于高速的标签识别中。

摘要：Erbium （Er） doped in nanocrystalline Si （nc-Si：Er） surrounded by SiO2 is investigated by selectivelyexcited photoluminescence（PL） technique. Optical transitions come from nc-Si （peak located at 1.39 eV, denoted as Enc-Si） and Er ions （peak located at 0. 81 eV, denoted as EEr） are measured when nc-Si：Er is excited by 1. 519 eV or higher excitation photon energy（Eex）. Although the Eex of 1.42 eV exceeds the peak energies of Enc-Si and EEr the Enc-Si and EE, emissions are unobserved. A resonant enhancement of the EEr emission is observed in nc-Si：Er. While the PL peak intensitiy of the Enc-Si transition is quenched under this Eex. The resonant-enhanced effect in nc-Si ：Er indicates that the energy transfer process of carriers from nc-Si to nearby Er ions is enhanced by resonant excitation.

摘要：由低维InAs材料和其他二维层状材料堆叠而成的垂直范德华异质结构在纳米电子、光电子和量子信息等新兴领域中应用广泛。探索跨结界面的电荷转移机制对于全面理解该类器件的非凡特性至关重要。第一性原理计算在揭示界面电荷转移特性与各种能量稳定型InAs基范德华异质结的电、光、磁等原理物理特性和器件性能变化之间的内在关系方面发挥着不可比拟的作用。文中梳理、总结和探讨了近年来InAs基范德华异质结间界面电荷转移特性的理论研究工作与潜在的功能应用,提出在理论方法和计算精度方面大力发展第一性原理计算的几个途径,为更好地开展InAs基范德华异质结的基础科学研究和应用器件设计提供可借鉴的量化研究基础。

摘要：针对机器人工作环境的动态随机性,提出面向双机制切向避障的改进人工势场法.针对传统人工势场法的局部极小值陷阱问题,提出静态避障机制,在规划开始前对地图进行预处理,预测局部极小值点并将障碍物分成连通与非连通障碍物,结合切向避障实现静态切向避障.以静态避障机制为基础,针对动态障碍物,提出动态避障机制,通过实时调整碰撞风险系数并选择系数最大的障碍物进行避障角补偿,实现动态切向避障.通过状态决策统筹静态、动态切向避障机制与全局路径规划,实现混合规划与设计.设计仿真和全向移动平台,对所提方法进行验证测试.结果表明,所提方法在不同环境复杂下均有效解决了传统人工势场法的局部极小值陷阱问题,实现了动态环境下快速自主避障.对比3种方法避开不同类型障碍物的平均耗时,所提方法比动态窗口法(DWA)提升55%,比时间弹性带法(TEB)提升40%;对比3种方法导航不同复杂度地图的平均耗时,所提方法比DWA提升39%,比TEB提升22%.

摘要：在分析8B/10B编解码规则和输入信号与对应数据间逻辑关系的基础上,提出了一种新的编解码和游程值计算方法,完成了编解码电路的可综合Verilog HDL语言设计,并在Quartus Ⅱ和ModelSim软件环境下实现了电路综合及仿真。仿真结果表明,该方法与现有8B/10B编解码方案相比,最大工作频率显著提高,资源占用相对较少且可靠性得到增强。

摘要：针对遵循ISO/IEC 15693协议的RFID(radio frequency identification)晶圆测试效率低下的问题,提出了一种16通道并行测试系统的方法,选用FPGA(field programmable gate array)作为逻辑处理器,使用并行处理的方法高效地实现逻辑功能;设计专用硬件测试电路,成本低、针对性强;采用16通道并行测试方法,大幅度提高测试效率;采用射频耦合式测试方法,完全模拟芯片的实际工作状态,保证测试结果与实际应用结果一致。实际测试中,测试晶圆为8 in(203 mm)。如果采用单通道串行测试系统,整片测试时间为36 h;采用16通道并行测试系统,测试时间为2.26 h。结果表明采用16通道并行测试的方法可以节约93.8%的时间,大大提高了测试效率,缩短了测试时间。

摘要：基于TSMC 0.18μm CMOS RF工艺,完成了一个全集成共源-共栅低噪声放大器设计。版图后仿真结果表明:1.8V电源电压下,电路静态功耗约为17mW;在DSRC系统工作频段上,电路实现了良好的综合性能指标,输入反射系数(S11)和输出反射系数(S22)小于-15dB,增益(S21)大于14.0dB,反向隔离度(S12)达到32dB,噪声系数小于2dB,并且工作稳定。

摘要：针对高频射频识别(RFID)晶圆在中测(CP)阶段单通道串行测试效率低下的问题,设计了一种基于现场可编程门阵列(FPGA)的多通道并行测试系统以提高测试效率。鉴于RFID晶圆上没有集成天线,提出了一种新的基于探针技术的射频耦合式的晶圆检测方法,模拟芯片实际工作。系统选用FPGA为微控制器,配以多路射频耦合通信电路,实现测试向量生成及快速信号处理。再结合上位机与探针台高速并行的通用接口总线(GPIB)通信接口,以实现晶圆级RFID芯片测试。经实际测试,该系统能够实现16通道并行测试,与单通道串行测试系统相比,效率提升了97%,可靠性好,稳定性高,可应用高密度RFID晶圆的中测。