摘要：提出了一种TOYOCRYPT-HS1算法高速实现架构,不仅能够满足算法中LFSR特征多项式可变的要求,而且实现了LFSR和非线性布尔函数的并行化设计,显著提高了算法的处理性能。最后通过实验验证和性能比较可以看出,该TOYOCRYPT-HS1算法高速实现架构具有较大的性能优势,最大吞吐率达到1.54 Gb/s。

摘要：该文提出一种有效的基于内容可寻址存储器（CAM）的S／S-1盒查找表的实现方法，可以应用于AES的加密和解密运算，与基于RAM的S／S-1盒查找袁相比，其复杂性显著降低。同时还提出一种关键路径上只有5个异或门延迟的列／逆列混合复用的硬件结构，大大节省了芯片面积。

摘要：IP复用技术在加快SoC开发进程的同时，也给SoC／IP的功能验证提出了更大的挑战。针对SoC／IP验证的复杂性，如何提高验证质量和效率成为SoC／IP开发过程中需要解决的重要现实问题。该文以SoC芯片的功能验证为背景，在对SoC／IP的验证特征和验证需求进行分析的基础上，提出了一种面向验证过程的层次化验证方法，制定了相应的层次化验证方案，对验证平台结构和实现、验证激励生成、验证文件管理、验证步骤设计等五个验证环节进行优化和改进，并重点设计了一种基于总线的层次化SoC／IP验证平台结构，实现验证平台的横向和纵向模块化划分。