摘要：随着集成电路设计师将更复杂的功能嵌入更狭小的空间,异构集成包括器件的3D堆叠已成为混合与连接各种功能技术的一种更为实用且经济的方式。作为异构集成平台之一,高密度扇出型晶圆级封装技术正获得越来越多的认可。此种封装解决方案的主要优势在于其封装的基片更少,热阻更低,电气性能也更优秀。这是一个体现“超越摩尔定律”的例子,即使用“摩尔定律”以外的技术也能实现更高的集成度和经济效益。

摘要：我们不断向先进的CMOS的微缩和新存储技术的转型,导致半导体器件结构日益复杂化。例如,在3D NAND内存中,容量的扩展通过垂直堆栈层数的增加来实现,在保持平面缩放比例恒定的情况下,这带来了更高深宽比图形刻蚀工艺上的挑战,同时将更多的阶梯连接出来也更加困难。人们通过独特的整合和图案设计方案来解决工艺微缩带来的挑战,但又引入了设计规则方面的难题。

摘要：我们不断向先进的CMOS的微缩和新存储技术的转型,导致半导体器件结构的日益复杂化。例如,在3D NAND内存中,容量的扩展通过垂直堆栈层数的增加来实现,在保持平面缩放比例恒定的情况下,这带来了更高深宽比图形刻蚀工艺上的挑战,同时将更多的阶梯连接出来也更加困难。人们通过独特的整合和图案设计方案来解决工艺微缩带来的挑战,但又引入了设计规则方面的难题。二维(2D)设计规则检查(DRC)已不足以用来规范设计以达成特定性能和良率目标的要求。同时完全依赖实验设计(DOE)来进行工艺表征和优化也变得难以操作。以往工程师通过运用DOE实验来节省工艺研发的成本和时间,而现在他们需要进行数以百计的DOE才能达到目的,这反而需要大量的时间和物料,包括晶圆。

摘要：泛林集团对于设备智能的愿景是将数据化建模、虚拟化和人工智能带入每个环节,包括设计、开发、采购、构建和支持系统与工艺等,从概念设计和可行性研究到实现量产。

摘要：多种来源的漏电流和寄生电容会引起DRAM的故障,在DRAM开发期间,工程师需仔细评估这些故障模式,当然也应该考虑工艺变化对漏电流和寄生电容的影响。从20n m技术节点开始,漏电流一直都是动态随机存取存储器(DRAM)设计中引起器件故障的主要原因。即使底层器件未出现明显的结构异常,D R A M设计中漏电流造成的问题也会导致可靠性下降。漏电流已成为D R A M器件设计中至关重要的一个考虑因素。

摘要：随着半导体的特征尺寸越来越小,其设计的复杂度日益增加。这就要求蚀刻工艺必须在更高粒度化层面具备复杂的调节能力,以满足更严格的均匀性要求。在工艺均匀性管理工作链中,晶圆表面等离子蚀刻的控制是一大关键因素,这些均匀性管理工作包括减少管芯间、晶圆间以及蚀刻腔间的差异性。正如本文讨论的,