摘要：讨论了逻辑函数的Walsh谱的一种分解方法 ,以及Walsh变换的一种快速并行算法 ,这种算法可在真值表阵列上方便地实现。给出了利用Walsh谱方法进行多路选择器树形网络设计的一种方法 ,这种方法可以使待设计的多路选择器网络成为最小树形网络 ,并且容易实现多路选择器网络的自动综合。

摘要：三值逻辑函数简化的不相交SOP(RDSOP)形式是一种很有用的代数形式,研究表明,它在T门网络的设计和化简方面有重要应用．利用三值格代数的基本运算和主要性质,讨论了三值函数RDSOP形式的代数理论和算法,并给出了应用实例．利用以三值T门网络可以实现任意三值逻辑函数的原理,提出了基于RDSOP形式的三值T门网络最小化设计的一种方法,并给出了实例．从给出的实例可以看出,该方法是有效且可行的．

摘要：利用多路选择器网络可以实现任意逻辑函数的原理和布尔代数运算,提出了基于逻辑函数不相交的简化的积之和形式的数字多路选择器树形网络设计的一种代数方法,该方法可以使待设计的数字多路选择器网络化简到最小树形网络。给出的设计实例说明了该方法是有效的,容易实现数字多路选择器网络的自动综合。

摘要：本文讨论组合函数的分解，给出组合函数利用多路选择器通用逻辑模块实现时，获得最小或接近最小树形结构网络的设计方法。

摘要：谱方法三值T门组合网络设计的理论基础上 ,给出利用阵列法求三值逻辑函数的Walsh谱系数及利用谱方法设计三值T门组合网络的具体实例。其结果表明了这种方法的有效性。

摘要：讨论了三值函数的Walsh谱及其谱的一种分解方法。提出了求三值函数的Walsh谱系数的一种快速并行算法。这种算法可在三值函数的真值表阵列上方便地实现。给出了利用谱方法三值T门组合网络设计的一种方法。这种方法可使待设计的三值T门组合网络被化简到最小化或接近最小化,并且容易实现三值T门组合网络的自动综合。

摘要：多路选择器是一种重要的多功能通用逻辑元件。利用布尔代数运算 ,导出了求布尔函数的简化的不相交SOP形式的一种代数方法 ,提出了基于这种SOP形式的数字多路选择器网络设计的一种代数方法。这种方法可以使待设计的数字多路选择器网络简化到最小树形网络。

摘要：触发器是构成时序逻辑电路的存储单元和核心部件。利用开关级设计的CMOS传输函数理论和信号流图,讨论了CMOS主从D触发器的工作原理;提出了CMOS触发器的一种传输函数分析法,并给出了应用实例。可以看出,这种方法对于CMOS触发器电路分析和设计是有效且方便的。

摘要：提出了一种新型的全功能JD触发器的状态表、激励表和状态方程.这种触发器可以较方便地转换为JK触发器、D触发器和T触发器.讨论了CMOS主从JD触发器的设计原理,提出了CMOS主从JD触发器的电路结构,并给出应用实例.可以看出,用这种触发器实现同步时序逻辑电路是有效且方便的.

摘要：结合小波网络良好的时频特性和 RBF 网络良好的局部特性,设计小波径向基函数网络(WRBF),该四层网络较三层小波网络和三层 RBF 网络有更优的特性。网络的第一隐层对输入样本进行小波映射,完成对输入信息的压缩,第二隐层实现径向基函数的非线性计算,克服了 RBF网络在处理多维样本时神经元的中心点和宽度难以确定及网络结果往往较复杂的弱点。为实现对网络结构和参数的同时优化,提出用二进制—复数混合编码的自适应进化规划,利用双倍体基因拓展染色体的信息量,加快算法的收敛速度,实现全局优化。在算法研究的基础上,利用 WRBF 网络对混沌时间序列进行预测,验证了方法的有效性。