摘要：从全芯片角度出发,采用多电源ESD架构和全芯片ESD设计,对整颗芯片提供全方位的ESD保护,介绍了基于0.18μm CMOS工艺设计的大容量PROM芯片的ESD设计技术。同时,通过对高压编程引脚的ESD加固设计,提高了芯片的整体抗ESD能力。最终产品ESD测试满足项目要求。

摘要：如果配置FPGA的位流很大,存储位流的存储器就会需要更大的空间,同时配置时间也会很长。为了节约存储空间和提高配置速度,提出了一种解决途径,即在存储芯片(比如Flash存储器)内嵌一个解压缩结构。为了实现这个目标,讨论了两种压缩算法:PDLZW和LZSS。通过对这两种算法的改进,使其适合设计的要求:好的压缩比,解压缩器消耗硬件资源少和有较好的数据吞吐率。实验表明,提出的压缩和解压缩算法,不仅可以减少近30%的存储空间,还能提高将近一倍的数据输出速率。

摘要：现代复杂的电子系统设计划分为不同的子模块或子系统。这样划分可以在设计中有效地控制设计的复杂度,可以将系统划分成独立的功能块,简化块间通信,以及使各模块并行操作,提高系统水平。另外,设计划分可以减少每个模块的互联线数目,易于模块组装,而且可以实现设计复用。因此,复杂系统需要从最抽象的算法层到基于模块的电路系统结构中有可以连续调整的描述模型,以便设计优化。划分后的系统各模块间需要适当的通信网络以及通信协议,以满足系统的功能和性能要求。

摘要：共同的价值、信念及和益追求,把全体员工凝聚在一起,增强了企业的内聚力。对一个企业来说,为实现共同的目标而努力奋斗常常是企业发展的动力源泉。

摘要：电可擦除只读存储器（EEPROM）工艺可广泛运用于各种消费产品中，像微控制器、无线电话、数字信号处理器、无线通讯设备以及诸如专用芯片设计等诸多应用设备中。0．18μm EEPROM智能模块平台可广泛应用于快速增长的IC卡市场，如手机SIM卡、借记卡、信用卡、身份证、智能卡、USB钥匙以及其他需要安全认证或需时常更新和编写资料的应用设备中。

摘要：介绍了一种应用于射频卡中稳压电路的设计方案,分析了该电路各个模块的结构和整个电路的工作过程。用HSPICE对其进行了模拟仿真验证,并进行了多目标流片,测试结果达到了设计要求,表明该稳压电路可以应用于射频卡芯片中。

摘要：芯片验证的工作量约占整个芯片研发的70％，已然成为缩短芯片上市时间的瓶颈。应用OVM方法学搭建SoC设计中的DMA IP验证平台，可有效提高验证效率。

摘要：工艺进入65nm后,芯片集成度越来越高,器件的尺寸原来越小,加上走线宽度的减少,互连寄生效应越来越大,对SRAM的性能的影响也愈加显著。本文从全定制的设计流程出发,介绍了怎样实现SRAM不同功能模块之间的版图布局和IP的设计。在保证模块性能的同时,减少互连寄生对SRAM的影响,保证SRAM的高速运行。

摘要：介绍了一种系统级设计的时钟管理方案以及功耗管理模块的实现;分析了该方案在实现中可能存在的问题,并给出解决方法。此方案可以显著地降低时钟网络的动态功耗,弥补了现有工具只能在设计后期才能发挥作用的不足,达到了降低整个SOC芯片功耗的目的;引用具体设计项目,说明系统如何动态地调节时钟频率。

摘要：嵌入式ＣＰＵ已成为ＳＯＣ设计的热点。异常处理是ＣＰＵ设计中最关键的部分。介绍嵌入式ＣＰＵ异常处理的一般机制，并在此基础上设计３２位ＣＰＵ的异常处理模块，给出了仿真结果，并讨论了其方便的可扩展性。