摘要："一芯8CIF、单芯8D1",近年来提及DVR的视频编解码芯片,大部分安防人都应该记得这些宣传标语。曾几何时,评价一个产品的好坏,就跟芯片的编码性能强弱有关。所以一些国外的芯片厂家也在相继推出各种高性能编码器,你8路D1,我16路D1,他3路高清,虽然越来越高的芯片性能理论上对降低产品成本和提升产品集成度有好处,但是从芯片设计实际情况来看,合适的成本构建,符合实际需求的芯片设计才是产品的本质。今天,我们就监控芯片的设计思路和大家做个探讨。如何以用户体验与成本平衡为核心构建的产品能"飞入寻常百姓家",而不是用高昂的成本搭建"曲高和寡"的产品。

摘要：为了去除图像锯齿边缘的伪角点,减少平滑缓变角点的重复检出,提出了多向格型微分(DLD)算子,结合"胜者全取"(WTA)的竞争抑制策略,改善角点检测的性能.首先,针对锯齿失真,提出一种基于Directionlet分解的微分算子,其多向格型复合表示能实现任意方向图像边缘的无锯齿结构分解,很好地抑制锯齿特征的伪角点现象.其次,针对缓变角点,提出竞争响应抑制法,它根据DLD响应值定义一个以邻域尺寸为约束条件的角点相似度,相似角点通过WTA策略合并。实验结果表明,联合DLD的GLCP检测器和FAST检测器能分别使误检和漏检综合评价指标ACU值提高12.14%和6.32%,改善效果明显.

摘要：随着集成电路工艺的进步,集成电路功耗密度快速提升,发热问题成为当前集成电路特别是三维集成电路和系统封装设计面临的一个重要问题。发展快速高精度的集成电路热分析工具对于当前的集成电路,特别是三维芯片及系统封装的设计验证具有非常重要的意义。发展一种基于聚合的模型降阶的层次化热分析方法。基于聚合的模型降阶方法通过聚合温度近似的节点来获得降阶模型,可以有效处理热分析中的具有大量端口线性系统的模型降阶问题,降阶系统保持了原始问题的稀疏性,可以有效提高仿真效率。该模型降阶方法还建立了降阶系统和原始系统节点的映射关系。

摘要：随着集成电路设计技术的不断发展,电路设计中经常出现一些问题。因此,设计验证技术成为了电路设计中不可或缺的部分。如何提高验证完备性,是验证技术的难题之一。本文介绍了Cadence最新发布的适用于模拟设计的ADE Verifier的工具使用流程,以及根据海思业务需求定制的使用方法。该工具整合了验证工具ADE Explorer和ADE Assembler的特性,完善了模拟电路设计验证流程,解决了模拟设计验证完备性中的问题。

摘要：ADE Verifier是Cadence New ADE家庭成员中的重要一员,它主要用于项目管理和验证。Verifier主要功能;(1)可以在I C设计项目中统一管理仿真case与指标对应关系,手动/自动刷新ADE的最新仿真结果并显示其指标通过情况;(2)还可以通过一键完成项目所有仿真并以简明的界面给出仿真结果和spec达成与否等信息。(3)其流程具有高的统筹性,高效性,操作简单等优点。同时该流程能够提高项目设计规范性,仿真完备性,从而提高芯片设计成功率。本文针对海思公司一个实际ADC项目验证了Verifier flow,在整个流程中可以直观清晰查看整个项目各指标状态和达成情况;结合Matlab在New ADE的集成功能,调用Mat l ab计算的结果也可以直接在ADE和Verifier中显示,基本达到了一键完成所有仿真,大大降低了项目换代,项目管理和项目验证而投入的人力成本。

摘要：单对线以太网是近年来新兴的以太网技术,随着汽车自动驾驶和工业物联网的高速发展,凭借上层应用扩展和底层布线上的绝对优势,正在大规模应用。单对线以太网物理层模拟前端技术是实现单对线以太网通信的关键基础技术。本文讲述了现有单对线以太网物理层模拟前端相关的标准,架构及相关模块设计技术,重点对发射器TX和接收器RX关键模块的现有实现技术及其优缺点进行了列举分析。发射器TX电流模结构易于实现高精度但功耗效率低,电压模结构精度略低但功耗效率更高;接收器RX的设计围绕模拟数字转换器(Analog-to-Digital Converter,ADC)展开,ADC决定着整个RX的性能、功耗、面积和复杂度,分段和重新装配(Segmentation And Reassembly,SAR)ADC是首选结构,应用上限不断提高。由此进一步明确了在高性能、低功耗、小面积的单对线以太网物理层模拟前端设计中的挑战。

摘要：介绍了智能家庭网络的应用场景及需求,详细分析了针对这些应用需求所设计的电力线通信智能家庭解决方案及其具体应用,并阐述了该解决方案中用到的关键技术。

摘要：Chiplet技术是集成电路在后摩尔时代重要的发展方向,其灵活性高、成本低的优势受到业界的广泛关注。Chiplet技术尚处于大规模应用的初期阶段,进一步的发展面临两大挑战:不同芯片之间的互连与高效电源供给。本文从封装、互连、电源3个关键技术出发,探讨了2D/2.5D封装形式的特点与应用,比较了串行与并行两种互连方案的优缺点并提出了协同设计与优化的思路,总结了技术方案,介绍了片上低压差线性稳压器、集成式稳压器等3种电源供给方案。本文结合对chiplet在业界最新应用如Zen架构、UCIe协议等的分析,指出了未来chiplet技术的发展方向与路线。

摘要：随着微电子技术的高速发展,基于片上系统SOC的关键词识别系统的研究已成为当前语音处理领域的研究热点和难点。运用Xilinx公司ViterxⅡ Pro开发板作为硬件平台,结合ISE10.1集成开发环境,完成了语音帧输出、MFCC、VQ和HMM等子模块的设计;提出了一种语音帧压缩模块架构,有效实现了语音帧信息到VQ标号序列的压缩,实现了由语音帧压缩模块和HMM模块构建的FPGA关键词识别系统。仿真实验结果表明,该系统具有较高的识别率和实时性,为关键词识别系统的FPGA硬件电路的实现研究提供了实例。

摘要：针对几何块划分技术提出了一种任意形状的变换结构.虽然几何块划分技术比现有视频编码标准中采用的块划分方式更为灵活,但其所对应的变换结构并未得到合理设计,从而导致变换效率下降.因此,提出对两个任意形状的残差块分别进行任意形状的变换,并通过翻转的方法保留像素间的相关性.实验结果表明,将任意形状的变化结构应用于几何块划分技术可以节约1.16%～3.05%比特率.