摘要：针对SoC芯片设计中的系统划分问题,提出一种面向应用的系统结构自动划分方法——基于模板的系统划分方法,并开发了系统划分工具——TBPS.基于模板的系统划分方法通过提取应用描述中的相似结构,并使用相似结构划分系统,最终得到一个尽量复用的系统结构.系统的相似结构划分采用遗传算法实现最优覆盖的搜索,并使用贪婪算法实现资源配置和任务调度.与已有的在系统划分中事先设定目标结构方法不同,文中方法可以根据应用的特点自动生成划分的结构.采用该方法及TBPS实现了应用描述到系统结构的自动划分.实验结果表明了TBPS对数据处理为主的应用划分的有效性.

摘要：超导量子干涉仪(SQUID)放大器具有低输入阻抗、低噪声、低功耗等优点,目前被广泛用于微弱信号的检测领域.与其他工艺相比,Nb/Al-Al Ox/Nb结构的约瑟夫森结具有相对较高的转变温度(Tc)、高的磁通电压调制系数以及良好的热循环能力、较宽的临界电流范围,因此是制备SQUID放大器的很好选择.设计并制作了欠阻尼、过阻尼约瑟夫森结以及具有Washer型输入线圈的单SQUID放大器,通过在He3制冷机3 K温区下对器件电流-电压特性进行测量,得到良好的结I-V特性曲线、SQUID调制特性,初步实现利用SQUID进行放大作用,并计算了SQUID的电流分辨率.此项工作对于超导转变边沿传感器读出电路的实现具有重要的意义.

摘要：基于深亚微米CMOS工艺对粒子探测器读出电荷灵敏放大器电路的噪声进行了优化,计算了输入管的所有有关的噪声并考虑了非输入管噪声及稳定性影响输入的因素,提出了一种更精确的电路噪声模型,可在现有的EKV模型应用基础上,对MOS管的各个工作区完成解析计算且是连续的,用以优化输入管的尺寸和工作点,给出输入管的栅极电容的优值的匹配条件,方便于分析和设计。在0.18μm CMOS工艺下对模型进行比较实验验证,表明计算精度比用传统方法有较明显优势。

摘要：基于面向特定应用的可配置处理器架构及其设计方法,设计并完成了一种视频媒体编解码片上系统芯片,它具有通用数字信号处理器的柔性编程及特定目标应用时的高性能等特点。该视频编解码片上系统由编码和解码2部分组成,编码和解码部分都采用相同的媒体信号处理架构。媒体信号处理编码、解码架构中分别包含一个8发射超长指令字数字信号处理器核,还包括实现视频媒体应用的专用数据传输单元,变长编解码单元以及接口单元,可以完成H.263视频媒体编码和解码。在0.13μm工艺库下模拟验证表明,该片上系统在17MH z工作频率下可完成15帧/s QC IF图像的H.263编码,在10MH z工作频率下可完成15帧/s QC IF图像的H.263解码。

摘要：RSA是目前应用最广的公钥算法之一,也是金融IC卡指定的算法。近年来已有多篇文章指出无保护的RSA容易受到侧信道攻击。而且由于算法复杂,RSA运算模块往往功耗大。针对双界面金融IC低功耗、高安全性的需求,该文设计了一种高效低功耗,并且可抵抗常见侧信道攻击的RSA处理器。采用基于Montgomery阶梯的抗侧信道对策,增强了RSA处理器抵抗简单功耗攻击、差分功耗攻击及常见故障攻击的能力;通过采用结合CIOS算法和Karatsuba算法的改进Montgomery模乘算法,使得RSA的Montgomery模乘速度提高了25%,同时实现了低功耗;针对智能IC卡资源受限的特点,以32位为步长设计计算单元,因此RSA长度可配置,最高可达2 048位。该文采用FPGA开发板上的C*Core C0系统对提出的RSA处理器进行了功能验证。在SMIC 0.13mm的工艺下,EDA综合结果显示:1 024位带侧信道防护措施的RSA在30MHz时钟下吞吐率为8.3kb/s,规模24 000gates,功耗为1.15mW。

摘要：为了克服传统处理器设计方法采用最坏情况来确定电路的工作频率带来的性能(吞吐率)损失,人们开始采用具有探测错误和纠正错误功能的电路设计方法。该文在已有的探测错误、纠正错误电路基础上,提出了一种针对具有延时错误纠错功能的电路的设计策略。该方法通过计算电路的延时错误概率函数,得出在一定电源电压下使得电路达到最大吞吐率的工作频率。模拟实验结果表明,该方法可以求得使电路获得最大吞吐率的工作频率。

摘要：为了解决软件实现的模糊控制器速度低的问题,研制了模拟电路实现的模糊控制器。设计了以下单元电路:结构精简的新型Z型、Gauss型和S型隶属度函数电路、电流模求小电路和一种不需要除法器的重心法去模糊电路。以此构造的两输入一输出9条规则的零阶TS模糊控制器已在无锡上华0.6μm CMOS工艺下制造。测试结果表明:在±2.5V的工作电压下精度为±3.5%,功耗仅为3.5mW,模糊推理的速度是0.67×106s-1。该控制器在功耗、精度和面积上有优势,可用于实时控制。

摘要：为实现性能更优的超宽带(UWB)射频前端低噪声放大器(LNA),本文提出了一种通用的基于CMOS工艺的超宽带LNA优化设计方法.基于源端电感负反馈的LNA电路模型,本文提出利用最优化的数学方法分别确定晶体管尺寸、输入匹配网络和负载网络各元件参数的方法,实现了较好的输入阻抗匹配,达到了较高的增益、较好的增益平坦度以及优秀的噪声系数,并具有较低的功耗;本设计方法所用无源元件不但适宜CMOS集成,而且对工艺偏差具有一定的忍耐力.仿真结果说明用上述方法设计的超宽带LNA在工作频带内能够达到预期的各项性能要求.

摘要：可重构计算是媒体处理器的发展方向,功能测试是可重构媒体处理器设计中的一个难点。本文针对可重构媒体处理器的功能测试问题,提出了一套完整的测试程序生成方法,本方法采用遗传算法以提高测试程序覆盖率。本文所提出的方法已被应用到可重构媒体处理器的设计实践中。实验结果表明:本方法能够有效地生成测试程序,所生成的测试程序的覆盖率明显高于传统方法生成的随机测试程序的覆盖率。

摘要：宽带信号的高速采集电路是超宽带(ultra-wideband,UWB)通信系统的基本单元,在满足高速采集要求的同时保持低功耗是设计的难题。该文通过改进全差分预放和高速比较器电路,设计了一个用于超宽带的4 b flash模数转换器(ADC),获得了2 GHz的采样速率,而功耗仅为38mW。基于和舰0.18μm CMOS工艺的仿真设计和流片测试结果表明,该ADC最大积分非线性(INL)和微分非线性(DNL)指标分别为+0.31/-0.28 LSB和+0.53/-0.36LSB;采样率在600 MHz以内时非杂散动态范围(SFDR)大于38 dB。所设计的ADC核心面积小于0.14 mm2。