摘要：利用矩阵并的思想给出了一般存取结构下分存图有意义的可视分存方案(称作扩展可视分存方案),得到像素膨胀值,并且构造了一般存取结构的彩色图像扩展可视分存方案,得到彩色(k,n)扩展方案的最优像素膨胀·

摘要：并发数表组合表述法 (并发 TTCN)是可以描述并发测试行为的测试表述法 .该文提出一种基于并发TTCN的分布式路由协议的测试方法 .首先讨论路由协议实体的测试结构 ,然后给出基于并发 TTCN测试系统的设计 .

摘要：三维FPGA布局问题的复杂度与二维情况相比成指数倍增长,布局算法需要花费大量时间,影响了FPGA物理设计效率.为了在保证布局质量的前提下缩短布局时间,提出以线长为优化目标基于力驱动的三维FPGA布局算法——3D-WFP.该算法由整体布局、坐标合法化和层划分、布局优化3个阶段组成,通过力驱动算法快速形成整体布局,为后续2个子过程提供更精确的逻辑单元位置和时延信息.提出三维空间填充曲线,根据位置和时延信息依次对逻辑单元按照三维空间填充曲线进行坐标合法化和层划分;修正了低温模拟退火进行布局优化的解空间,大大加快了低温模拟退火的收敛速度.与已有的三维FPGA布局算法比较,3D-WFP在保证运行时间和时延性能的前提下,有效地缩短了最终布局结果,缩短的总线长达7.38%.

摘要：近年来,非关系型的key-value数据库得到越来越广泛的应用.然而,目前主流的key-value数据库或者是基于磁盘设计的,或者是传统的基于文件系统和闪存转换层FTL来构建的,难以发挥闪存存储设备的特性,限制了I/O的并发性能,且垃圾回收过程复杂.设计并实现了一种基于裸闪存的keyvalue数据管理架构Flashkv,通过用户态下的管理单元进行空间管理和垃圾回收,充分利用了闪存设备内部的并发特性,并简化了垃圾回收过程,去除了传统文件系统和FTL中的冗余功能,缩短了I/O路径.提出了基于闪存特点的I/O调度技术,优化了闪存的读写延迟,提高了吞吐率;提出了用户态缓存管理技术,降低了数据写入量和频繁系统调用所带来的开销.测试结果表明,Flashkv性能是levelDB的1.9~2.2倍,写入量减少60%~65%.

摘要：探讨了自动人眼状态分类问题,提出一种基于全局扫描并验证策略的分类框架.该方法采用一种级联结构(Cascade)来组织分类器,采用Adaboost算法学习分类器.实验表明,该方法无论在鲁棒性、正确率和速度方面都达到了很好的性能,具有非常明显的实际应用价值.

摘要：针对高层次综合和布图规划互为输入/输出导致的不收敛问题,通过在高层次综合和布图规划的表示法中间构造一座“桥梁”,用一个统一的表示法表示高层次综合和布图规划相结合的搜索空间;在此基础上,对模拟退火算法在该空间上的搜索收敛性进行了分析.

摘要：芯片上局部的高温对集成电路有很多负面影响.目前已有的行为级综合算法只是在资源绑定阶段降低峰值温度,忽视了资源数量分配阶段对峰值温度的影响.为此,提出一种资源数量分配算法,根据前一个综合结果的功耗密度以及经热分析得到的温度反馈调整各种资源的使用量,使不同种类资源间的功耗密度接近平均分布,从而达到降低峰值温度的效果.实验结果表明,该算法在增加2.0%面积的情况下能平均降低峰值温度9.4℃.

摘要：Internet的迅速发展直接表现为用户流量的迅速增长,这就要求路由器必须提供更大的容量.传统的路由器由线卡和集中式交换网络构成.集中式交换网络只能支持有限的端口数目,而且随着端口数目的增加,调度算法也变得越来越复杂,所以交换网络正成为整个路由器的性能瓶颈.集中式交换网络还是路由器的单一失效点,无法提供令人满意的容错性能.直连网络具有良好的扩展性和容错性.其中,3-DTorus拓扑结构已被成功应用到可扩展路由器的设计当中.但是在实际应用中,3-DTorus结构受到等分带宽的约束,限制了扩展规模.介绍了一种新型的直连网络结构,称为蜂巢式结构.将对蜂巢结构作简单的改动,修改后的拓扑表现出很好的拓扑属性.基于该结构,提出了两类最短路径路由算法.其中,负载均衡的最短路径路由算法较好地利用了直连网络路径多样性的特点,针对均匀随机和Tornado两种类型的流量都表现出较低的分组延时和较高的吞吐量.另就队列长度和单节点调度算法等方面对路由算法的影响进行了讨论.蜂巢结构为可扩展路由器的设计提供了新的选择.

摘要：目前路由器不仅要满足传输带宽的需求,还需要保证用户服务质量。业务量管理器是路由器中的一个重要芯片,负责调度网络流,为用户提供服务质量保证。单个业务量管理器所能支持的带宽受限于硬件的工作频率、数据总线、设计工艺等,难以满足高速率接口,如100Gb/s以太网的要求。又由于路由器内部的空间非常拥挤,如果在路由器的一块线卡上部署多个业务量管理器芯片以满足高带宽的需求,将使得线路板体积增大,成本和功耗也相应增大。为提高单个业务量管理器芯片的处理能力,该文设计了一种支持多线程处理的并行化调度器。并行化调度器采用二级调度策略,能够在不提高系统内部时钟频率的基础上,成倍提高业务量管理器的调度速度;而且并行化调度器共享片外存储器,可以充分利用存储器带宽,减少存储器数目。性能评价结果表明:利用支持4线程的并行化调度器实现的业务量管理器的最大支持带宽可提高3倍;相比于部署4个业务量管理器芯片的方案,4线程方案的片内存储开销、逻辑开销和存储器使用数量分别降低了7.1%、36.2%和75%,而且4线程方案的部署空间和存储器功耗开销都降低了75%。

摘要：介绍了一个针对同步时序电路 VHDL 设计的性质验证的解决方案——一个有效的符号模型判别器VERIS.该模型判别器利用同步时序电路设计的特点以及待验证性质的局部性 ,可显著地减少有限状态机 (FSM)的状态空间 ;大大地提高可达性分析和性质验证的速度 ;同时 ,实现了反例生成机制 .实验结果表明 ,与 Deharbe的模型判别器相比 。