摘要：针对星载天线无法通过天线罩实现隐身的难题,提出星载无天线罩自隐身天线。通过多模谐振原理并利用差异化激励方法,构建具有单模态宽带隐身、双模态隐身-反射和双模态隐身-辐射特性的多模态电磁超表面,进而设计辐射-隐身一体化天线。实测结果表明,在3.05~4.95 GHz和6.4~10.5 GHz的带外吸收带,实现雷达散射截面(radar cross section,RCS)缩减;在5.7~6.15 GHz的频率区间内轴比低于3 dB,天线的增益为15.3 dBi,所设计的无天线罩一体化隐身圆极化阵列天线具有带外RCS缩减特性和良好的带内圆极化辐射性能。

摘要：一直以来,软件性能缺陷给企业造成了巨大的经济损失。在性能缺陷流入生产环境之前,及时检测和修复缺陷可以有效预防性能故障,降低经济损失。然而,不同于一般软件缺陷,性能缺陷更加难以检测,具体表现为触发条件更加苛刻、表现症状更加隐蔽、缺陷类型更加多样等方面。当前已有研究从多个方面提出自动化的性能缺陷检测方法,形成了三个流派:一是基于特定模式的性能缺陷检测,首先调研特定类型性能缺陷的特征,然后设计针对性的模式匹配方法检测缺陷;二是基于性能测试的缺陷检测,从对性能缺陷触发条件以及其症状特征的理解出发,一方面提高触发缺陷的概率,另一方面挖掘有效的性能测试预言;三是基于Profiling的传统缺陷检测,首先假设程序执行最慢的代码段可能是性能缺陷,采用各种程序分析技术定位软件性能瓶颈,预测潜在的性能缺陷。本文系统性研究了104篇相关高水平论文,对现有研究工作进行归类和分析,总结了现有研究的不足和面临的挑战,归纳出性能检测实践中的一些通用共识,并对未来的研究趋势进行了展望,总结了7个未来可能的研究方向,对下一步工作具有一定指导意义。

摘要：无接触手势识别技术作为一种自然的人机交互方式,可以应用于手机、平板和可穿戴设备。为了高效实现超声手势识别嵌入式系统中采用的"一对其余"多分类随机森林算法,提出一种其推理过程的嵌入式软件实现方案。设计更精简的模型节点数据结构,以降低手势模型占用的存储空间。为节省系统能耗并缩短运行时间,利用分支定界的方法及时排除不可能产生正确解的手势类型,在保证识别率的条件下避免不必要的FLASH读取和决策树判定过程。实验结果表明,与传统的随机森林算法相比,该方案在FPGA上运行的实测时间缩短约60%,一次推理的平均判定次数低至243。

摘要：电磁侧信道信息具有数据庞杂无序,信噪比低的特征,对侧信道分析的结果存在较大影响。针对电磁侧信道数据的特性,该文提出一种最小相关差值的对齐方法,通过参考信号的自相关函数与待对齐信号的互相关函数之间的相似度来估计延时差值。同时,提出一种K奇异值分解(KSVD)字典学习的降噪方法,交替迭代进行稀疏编码和字典更新来滤除高频噪声。为了验证数据预处理方法对侧信道分析结果的优化效果,设计并搭建了电磁侧信道测评系统,并基于实际芯片进行了近场电磁侧信道信息采集与分析。该文使用所提预处理方法对电磁数据进行对齐与降噪,通过t-test泄露评估与相关性电磁分析,对比最大相关系数对齐与小波降噪方法,能够将侧信道攻击的效率分别提高29.91%和55.23%。

摘要：该文针对广泛应用的TLS1.3协议,提出了一种高性能的椭圆曲线密码处理器.该处理器支持TLS1.3协议中定义的两类素数域椭圆曲线的通用模数.通过对高基蒙哥马利算法的改进,提出了一种支持521 bit及以下位宽的模乘运算单元,并提出了一种双模乘单元并行结构的标量乘法器.基于该结构在两类椭圆曲线下设计了雅阁比坐标系下并行的点运算时序排布,使模乘单元的利用率在不同点运算情况下达到100%,95.4%和86.5%.与现有设计相比,本文中标量乘法运算消耗的周期更少,运算单元利用率更高,在相似的时间面积乘积前提下,具有更强的通用性和可配置性的优势.在TSMC 55 nm CMOS工艺下达到454 MHz的时钟频率,等效逻辑门数851k,Secp256r1曲线的标量乘运算速度为31230 times/s.

摘要：为实现视觉同步定位与建图系统中卷积神经网络在FPGA上的加速,基于SuperPoint模型设计一种低功耗高效CNN加速器及相应的SoC系统。采用循环分块、数据复用、计算单元展开和双缓冲策略充分利用加速器的片上资源;为提高突发传输效率,预先对权重参数重排;提出Pack模块和Unpack模块,设计多通道数据传输,用于提高传输带宽。在Ultra96-V2 FPGA平台上部署整个SoC系统,在仅3 W左右的功耗下实现25.63 GOPS的吞吐量,其BRAM效率、DSP效率、性能密度和功耗效率相比之前的文献有明显优势。

摘要：W波段(75~110 GHz)拥有大可用带宽、低大气损耗、短波长以及在多尘和多雾条件下工作的能力,因此具有巨大的应用潜力,涵盖从通信、传感、成像到短程高速数据通信的多个领域。因此,W波段收发机的研究和应用受到了越来越多的关注。本文提出了基于耦合线的收发开关、移相器和衰减器,旨在对应用于W波段的CMOS毫米波相控阵收发机芯片中重要模块和关键技术予以研究。其中,收发开关在复用为功率放大器的输出匹配网络和低噪声放大器的输入匹配网络的同时有效降低了插入损耗,移相器和衰减器实现了极高的分辨率。以上3个关键模块的实现原理和电路设计均在文中进行了详细的阐述,并通过了流片验证。仿真结果和测试结果说明了采用CMOS工艺制造W波段相控阵芯片的可实现性。

摘要：超大规模AI模型的分布式训练对芯片架构的通信能力和可扩展性提出了挑战。晶圆级芯片通过在同一片晶圆上集成大量的计算核心和互联网络,实现了超高的计算密度和通信性能,成为了训练超大规模AI模型的理想选择。AMCoDA是一种基于Actor模型的众核数据流硬件架构,旨在利用Actor并行编程模型的高度并行性、异步消息传递和高扩展性等特点,在晶圆级芯片上实现AI模型的分布式训练。AMCoDA的设计包括计算模型、执行模型和硬件架构3个层面。实验表明,AMCoDA能广泛支持分布式训练中的各种并行模式和集合通信模式,灵活高效地完成复杂分布式训练策略的部署和执行。

摘要：在冯诺依曼架构下,指令集的使用让软硬件得以解耦并各自飞速发展。然而,近年来并行多核架构加速器的热潮为冯诺依曼架构下的顺序编程模型带来了挑战。在顺序编程模型下设计而成的指令集缺乏对并行硬件的抽象,因此仅仅使用指令集已不能完全完成软硬件的解耦。人工智能软件编译栈领域需要新的编程模型,以对接顺序执行的编程平台和并行多核的硬件后端,并进一步探索并行硬件提供的优化机会。使用数据流模型作为编程模型,为顺序执行程序和并行硬件指令集的对接过程提供通用抽象,在指令集的基础上进一步实现软件前端与硬件后端的解耦。为确保项目的可复用性,将数据流模型以codelet dialect的形式实现在谷歌提出的编译器框架MLIR上。MLIR致力于整合碎片化的编译器生态,提高前后端对接流程的可复用性,在MLIR上实现的数据流模型将进一步提升MLIR系统的可复用性。

摘要：近年来,随着人工智能领域的发展,深度学习已经成为如今最重要的计算负载之一,下一代人工智能以及高性能计算应用对计算平台的算力与通信能力提出了前所未有的需求,晶圆级芯片通过在整片晶圆上集成超高密度的晶体管数量以及互连通信能力,有望为未来的人工智能与超算平台提供革命性的算力解决方案。而其中,晶圆级芯片具有的超大计算资源和独特的新架构使得任务映射算法面临前所未有的新问题,相关研究成为近年来学术界的研究重点。专注于研究人工智能任务在晶圆级硬件资源的映射算法,即通过将人工智能算法表达为多个卷积核,再考虑卷积核的算力特性来基于遗传算法设计晶圆级芯片的映射算法。一系列映射任务下的仿真结果验证了映射算法的有效性,并揭示了执行时间、适配器成本等参数对代价函数的影响。