摘要：基于存算一体(CIM)架构的激活函数模拟实现方式使得神经网络变得更加接近非线性模型,针对其中Tanh函数负值难处理的问题,该文提出一种高速、高精度绝对值运算电路。该电路将输入电压经过比较器结果判断选择是否输出,利用反相比例取反电路控制负压输入并转换为正压通过开关输出,实现了离散输出功能的绝对值运算处理。与传统利用二极管全波整流绝对值电路相比,该电路有效避免了二极管难集成的问题,且速度快、功耗低、整体面积小。基于55 nm CMOS工艺进行设计,结果表明,在50 ns工作时钟周期下,经过绝对值电路转化后的输出电压与输入电压误差控制在1%以内,比较器的输出延时为5 ns,零点区域放大电压误差小于400μV。在1.2 V电源电压下,功耗为670μW,版图面积为4447μm^(2)。

摘要：该文面向基于闪存(Flash)的脉冲卷积神经网络(SCNN)提出一种积分发放(IF)型模拟神经元电路,该电路实现了位线电压箝位、电流读出减法和积分发放功能。为解决低电流读出速度较慢的问题,该文设计一种通过增加旁路电流大幅提高电流读出范围和读出速度的方法;针对传统模拟神经元复位方案造成的阵列信息丢失问题,提出一种固定泄放阈值电压的脉冲神经元复位方案,提高了阵列电流信息的完整性和神经网络的精度。基于55 nm互补金属氧化物半导体(CMOS)工艺对电路进行设计并流片。后仿结果表明,在20 μA电流输出时,读出速度提高了100%,在0 μA电流输出时,读出速度提升了263.6%,神经元电路工作状态良好。测试结果表明,在0~20 μA电流输出范围内,箝位电压误差小于0.2 mV,波动范围小于0.4 mV,电流读出减法线性度可达到99.9%。为了研究所提模拟神经元电路的性能,分别通过LeNet和AlexNet对MNIST和CIFAR-10数据集进行识别准确率测试,结果表明,神经网络识别准确率分别提升了1.4%和38.8%。

摘要：在系统芯片的设计中,传统的激励发生机制耗费人工多且难以重用,严重影响了仿真验证的效率。针对此问题,构建了一种基于可重用激励发生机制的虚拟SoC验证平台。该平台利用可重用的激励发生模块调用端口激励文件,仿真时将端口激励文件转换成对应于验证电路端口的时序信号。通过对通用同步/异步串行接收/发送器、中断及定时器等功能模块的验证,证明了激励发生机制具有较强的可观察性、可控制性及可重用性。验证结果分析表明,在验证不同的功能点时仅需修改固件及端口激励文件,使验证平台在重用时减少代码修改量,提高了灵活性和验证效率,缩短了系统芯片的验证时间。

摘要：为简化嵌入式开发人员更新RISC-V处理器固件的操作流程,提出了一种易操作、高效且稳定的固件更新系统设计方法,包括BootROM引导流程设计和在应用中编程(in-application programming,IAP)设计。在BootROM引导流程设计中,通过启动参数再配置的方法,可使此引导流程兼容多种启动模式,如SRAM启动、主内存启动。在IAP设计中,处理器先通过通用异步收发传输器(universal asynchronous receiver/transmitter,UART)接收从上位机发送过来的新固件,该固件采用Ymodem协议发送,再通过串行外设接口(serial peripheral interface,SPI)进行片外Flash的重新烧写,以完成对系统固件的更新,同时,为保证接收新固件的可靠性,加入了循环冗余校验(cyclic redundancy check,CRC)算法。在现场可编程门阵列(field programmable gate array,FPGA)上对该系统进行了多次测试,均完成了对系统固件的更新,验证了该设计的可行性与稳定性。

摘要：提出了一种低功耗宽摆幅的绝对值电路。该电路通过比较器输出结果判断输入电压的正负,正值利用负反馈进行保持,负值利用电压-电流转换电路和电流镜转换为正值。与传统利用二极管的设计相比,该电路避免了线性度差、功耗高的问题。基于55 nm CMOS工艺进行了电路设计,仿真结果表明,在电源电压为-1.2 V和1.2 V的条件下,电压输入摆幅高达-400~400 mV,绝对值电路误差在0.5%以内,功耗为450μW,版图面积为4 800μm^(2)。

摘要：Flash存算阵列在工作模式下需要用到不同内部驱动电压,因此基于当前各类Dickson型电荷泵,设计了一种针对Flash存算阵列的可调电荷泵。采用一种新型输出级的交叉耦合设计,解决了传统电荷泵最后一级阈值电压导致的低泵送效率的问题,并通过辅助MOS管增强了传统电荷泵中体源二极管对反向漏电流的抑制能力。55 nm CMOS工艺下的仿真结果表明,与改进前的电荷泵相比,在电源电压1.8 V和300μA的工作电流下,中间级反向漏电流减少了17.5%,输出级反向漏电流减少了73.1%。无反馈调节时,主电荷泵最高输出电压为9.56 V,电压效率达88.51%。PFM可调制模式下,可重构电荷泵能实现输出电压切换。

摘要：设计了一种具有新型鳍状栅极结构的LDMOS功率开关器件(FG-LDMOS),该器件在导电沟道处纵向刻蚀一组浅沟槽,再经热氧化后填充作为场板的多晶硅。鳍状栅极结构在不改变器件尺寸情况下,增大了沟道的有效宽度,增强了场板效应。通过Silvaco TCAD仿真验证,结果表明FG-LDMOS较传统LDMOS具有更好的电学特性,如击穿电压提高了25%达到100 V,比导通电阻R_(***)降低了25%至2.68 mΩ/cm^(2),品质因数FOM提高了94.5%到3.58 MW/cm^(2)。此外该FG-LDMOS拥有优异的高频开关特性,其栅漏电容C_(GD)降到了0.46×10^(-16) F/μm,跨导gm升至0.26 mS。

摘要：基于二氧化钛/聚酰亚胺(TiO_(2)/PI)复合感湿材料,设计并制备了一种叉指结构电容式湿度传感器。为了提高传感器的灵敏度,缩短响应时间,对复合薄膜中TiO_(2)的含量及复合薄膜的厚度进行了研究和优化。实验结果表明:与未引入TiO_(2)的PI湿度传感器相比,TiO_(2)质量分数为5%的湿度传感器灵敏度提高了97%,且线性度良好(R^(2)=0.991);针对叉指结构设计合理的复合薄膜厚度,能将传感器的响应时间和恢复时间分别显著缩短至33 s和38 s。该研究可为电容式湿度传感器的湿敏薄膜材料配制和厚度优化提供有益的参考。

摘要：为检测负偏压温度不稳定性(NBTI)效应导致的微处理器中组合逻辑路径延迟的增大,设计了一种可感知微处理器核NBTI效应的混合结构检测模块。检测模块包括老化延时探测模块及测量模块,能够准确测量NBTI效应造成的电路延时增量;相比于传统单一的延迟线结构,其面积开销降低40%。所设计的结构在ISCAS与OR1200核上实验,延时测量精度达到94%以上,可为微处理器的可靠性设计提供细粒度的防护。

摘要：基于电耦合电感电容谐振器(ELCR)设计并制造了一种新型聚酰亚胺微波湿度传感器(PMHS),PMHS的双谐振点位置与幅度可按检测需求灵活调节。实验结果显示:在10%~90%RH的湿度范围内,PMHS在1.2 GHz处谐振点偏移量和2.085 GHz处反射系数增量与湿度变化成线性关系,双模线性度R^(2)分别为0.9854和0.9987,两者的检测灵敏度分别为83.8 kHz/%RH和0.117 dB/%RH。该研究表明:多谐振微波传感器可作为一种新方案实现宽范围、高线性度、高灵敏度的湿度检测。