摘要：智能家居网络通过物联网技术将智能设备相连,用户可以远程查看和控制家居设备,但信息在不安全的公共网络上传输将面临各种网络威胁,因此研究和设计安全高效且符合智能家居网络的认证密钥协商协议非常必要。2020年,WAZID等人针对智能家居网络提出轻量级认证密钥协商方案(Wazid-Das方案),经过安全性分析和证明后发现,该方案过于依赖智能家居网关节点(Gateway Node,GWN),系统健壮性不高;该方案将用户和设备密钥存储在GWN中,但GWN面临特权攻击和各种外部网络攻击,并不绝对安全,且没有考虑用户的访问控制。文章在Wazid-Das方案的基础上针对智能家居网络提出一种基于切比雪夫映射(Chebyshev Chaotic Map)和安全略图(Secure Sketch)的多因子认证密钥协商方案。安全性证明和仿真实验结果表明,该方案虽然计算开销有所增加,但安全性显著提高,且通信开销大幅降低。

摘要：安全多方计算允许具有私密输入的多个参与方联合计算一个多输入函数而不泄露各参与方私有输入的任何信息,因此近年来受到广泛关注.作为安全多方计算中的一个基础问题,隐私保护排序允许多个参与方在不泄露数据集隐私的前提下计算多个数据集的排序结果,广泛应用于产品定价、拍卖等场景.现有的隐私保护排序协议大多只支持两个参与方.而已有的多方多数据排序协议通信开销大、计算复杂度高,整体效率较低.现有隐私保护排序协议均未考虑恶意参与者的穷举攻击,因此安全保护不足.对此,本文提出一个高效的隐私保护多方多数据排序协议.多个参与方仅需O(1)轮交互即可以隐私保护的方式获得其持有的多个数据的排序结果.具体来讲,本文设计一种基于多项式的编码方法,将参与方的数据集编码为一个多项式,其每项的指数和系数分别代表数据和该数据的个数.通过多项式加法可实现多个参与方数据集的排序.同时,本文设计了多项式加密、聚合多项式生成和解密多项式生成算法,在保证计算正确性的同时实现多项式的隐私保护.最后,各参与方通过不经意传输技术获得排序结果.本文定义了不合谋参与方穷举攻击下的恶意安全.安全性分析表明本文协议不仅实现了半诚实安全性,而且达到了不合谋恶意用户穷举攻击的恶意安全性.此外,大量实验表明本文提出的协议在通信和计算方面都十分高效.如当参与方数量为15、每个参与方持有20000个数据、数据上界为500000时,本文协议的通信和计算开销分别为898.44 MB和69.76 s,仅为LDYW协议的12.08%和76.85%;而相对于AHM+方案,本文协议在通信开销仅增加约4倍的情况下使计算效率提升了约20倍.

摘要：箱体作为涡轮减速器的关键基础零部件,为其内部齿轮系统提供了结构支撑和保护功能,因此需确保其具有较高的稳定性和可靠性。本研究利用SolidWorks软件建立齿轮箱体的三维模型,并将该模型导入到ANSYS Workbench中进行静力学分析、模态分析及谐响应分析。通过上述分析,为涡轮减速器箱体的结构优化设计提供进一步的理论依据和实践指导。

摘要：为了实现W波段变频模块的小型化设计,文章设计了一套输出频率为92GHz~96GHz的双通道上变频单元,两通道输入8GHz~12GHz的两路独立中频信号,共用一个14GHz的本振信号。其中14GHz本振信号经过功分后进入6倍频器与中频信号混频产生92GHz~96GHz的射频信号。最终通过关键器件的选型以及无源器件的设计,包括W波段鳍线、84GHz高抑制度本振滤波器和92GHz~96GHz高抑制度射频滤波器的设计,实现上变频单元的功能,整个模块的布局将输入输出端口都设置在长度方向,模块集成尺寸为121mm×38.2mm×19.1mm(不含SMA接头)。测试结果显示,在中频信号输入-100dBm到0dBm的高动态输入范围内实现了92GHz~96GHz频段内线性输出,小信号增益约为5dB,84GHz本振信号泄露小于-110dBm。文章设计的上变频单元具有实际应用价值,同时为高动态范围、高抑制度的小型化、一体化上变频模块设计提供了参考价值。

摘要：基于方形开口环与金属棒组合的超材料结构,提出一种新型透射式太赫兹偏振转换器件。研究了基本结构单元的不同组合方式对偏振转换特性的影响,并通过优化结构单元的相关参数,提高了偏振转换功能的工作带宽。最终在0.45~1.30 THz范围内实现了高效的X-Y方向交叉极化偏振转换,有望用于集成化太赫兹偏振转换器件的研究和应用中。

摘要：针对实现数据流通协同应用的问题,提出了一种基于轻量化区块链的数据主权管控方法,包括构建可信数字身份、数据访问安全、数据源头可信的数据流通协同体系,以促进协同各方在跨层次、跨领域、跨系统、跨部门、跨业务的情境下进行安全共享。如在特殊领域的人员选拔等,通过实施基于轻量化数据区块链技术的数据管控平台,成功实现了用户身份可信和数据权限控制等创新应用。关键步骤包括利用基于属性加密(Attribute-Based Encryption, ABE)算法对用户属性进行加密,使符合属性的用户能够进行解密,实现对数据的有选择性披露。在解决数据安全共享的挑战中发挥了关键作用。

摘要：作为后摩尔技术的可选路径之一,基于异构集成工艺实现的集成微系统具有高集成度、低成本、高性能等优点,引起学术界和工业界的广泛关注。异构集成微系统设计是以系统为中心的多层级协同设计,对传统以晶体管为中心的设计方法和设计流程带来新的挑战,同时对设计环境的开发带来新的要求。本文对射频集成微系统设计中所需的基础器件/结构建模方法、多工艺混合工艺设计套件(Process Design Kit,PDK)技术、以及电路-模块-系统多层级协同仿真等技术最新进展进行综述。

摘要：为了提高卷积神经网络设计的自动化程度并进一步提高复杂背景下违禁品检测的准确率和速度,提出了一种基于神经网络架构搜索的X射线图像违禁品检测算法。首先,设计逐层渐进式搜索策略和多分支搜索空间,并基于批量归一化指标为每一个layer结构搜索最佳侧分支;然后,逐层搜索构建新的骨干网络组件;最后,组成由数据驱动的新目标检测模型。该算法在数据集HiXray、OPIXray、PIDray上分别取得了83.4%、87.2%、70.4%的检测精度。实验结果表明,本文算法能够自适应数据集并自动搜索出性能更好的Backbone组件,与FCOS、YOLOv4等主流算法相比,有效提高了复杂背景下违禁品检测的准确率和速度。

摘要：目的制备共载藤黄酸和雷帕霉素的脂质体(liposomes co-loaded with gambogic acid and rapamycin,GR@Lip)并优化其处方,研究GR@Lip的体外抗肿瘤机制、体内药动学和生物分布。方法以包封率、载药量及粒径为评价指标,通过单因素和正交设计实验筛选GR@Lip的最佳处方,并对其进行表征和稳定性研究;通过CCK-8法和流式细胞术考察GR@Lip对肿瘤细胞增殖和凋亡的影响,细胞划痕实验与Transwell实验考察GR@Lip对肿瘤细胞迁移与侵袭的影响,透射电子显微镜(transmission electron microscope,TEM)和免疫荧光考察GR@Lip对肿瘤细胞自噬的影响,液相色谱-质谱联用技术(liquid chromotography with mass spectrometry,LC-MS)和活体成像仪研究GR@Lip的体内药动学和生物分布。结果GR@Lip的最佳处方为制备温度40℃,药脂比1∶1∶20,磷脂与胆固醇比例4∶1,超声功率195 W,超声时间5 min,水化介质为超纯水,水相pH值为7.1;该方法制备的GR@Lip藤黄酸包封率为(97.27±2.76)%,雷帕霉素包封率为(96.58±3.82)%,藤黄酸载药量为(3.29±0.44)%,雷帕霉素载药量为(4.91±0.44)%。TEM形态观察显示GR@Lip呈球形,动态光散射(dynamic light scattering,DLS)检测其平均粒径为(157.19±1.74)nm、ζ电位为(−22.1±1.3)mV,且具有良好的稳定性。体外抗肿瘤活性实验结果显示,藤黄酸和雷帕霉素联用能协同抑制肿瘤细胞增殖、迁移和侵袭,并显著促进肿瘤细胞凋亡,增强自噬。此外,体内药动学和生物分布结果显示,GR@Lip可在体内滞留更长时间且具有良好的肿瘤靶向性。结论成功制备了GR@Lip,揭示其具有通过多途径协同抗肿瘤的活性,并显著改善了藤黄酸和雷帕霉素的药动学行为,为进一步体内研究和未来临床应用提供了实验依据。

摘要：存内计算(CIM,Computing in Memory)是一种为缓解“内存墙”和“功耗墙”而出现的新兴架构。因CPU处理器和存储器速度发展不均衡性,冯·诺依曼架构这类中央处理器与存储器分离的结构逐渐失去其优越性。存内计算提出以计算和存储相结合的方式来减少数据的搬移,极大地提升了计算效率。MRAM作为最有潜力的新一代非易失存储器件,被视为构建高效存内计算架构的有力候选者。以MRAM为基础构建的存内计算根据计算过程的不同可分为MRAM模拟存内计算和MRAM数字存内计算。数字存内计算又可以根据数字逻辑产生的方式分为MRAM写入式存内计算、MRAM读取式存内计算以及MRAM近存计算。MRAM模拟存内计算利用高并行度摊销能耗,在单位面积上,吞吐量和能效都具有数字存内计算无法比拟的优势,但也因其易受PVT影响等特征在实际应用中有所限制。MRAM数字存内计算实现方式多样,写入式存内计算几乎消除了存储器外的数据搬移,虽然当前工艺下的MRAM所需的翻转能耗和时延过大,导致该方式一直停留在仿真阶段,但不妨碍该存内计算是缓解“内存墙”最有效的手段之一;读取式存内计算严重依赖于读取放大器的功能设计,在相关领域有所发展,但所受限制较大;近存计算是当前MRAM非易失器件和CMOS电路在计算速度和计算能效差异较大的情况下,融合两者优势的优解,在实际应用中具有巨大的益处。