摘要：简述了声表面波滤波器当前的发展,讨论了单端谐振型声表面波带通滤波器设计原理和设计要点,得到了一种较好的设计方案,并给出了主要参数的推导过程。通过对滤波器滤波特性影响因素的分析,改进了谐振电路结构和参数,并成功设计了中心频率为902.5 MHz,带宽为25 MHz的声表面波滤波器。

摘要：设计应用于流水线型ADC的全差分运算放大器.运放中共模反馈电路采用调节反馈深度和共用差分信号通路的新型结构来实现,用简单的结构实现了高环路增益,通过降低反馈系数的方法防止电路产生自激振荡,避免了因引用补偿电容带来的高成本和高设计难度.放大器采用两级折叠共源共栅结构并进行频率补偿,输出级采用推挽式AB类结构.设计的全差分运算放大器基于中芯国际(SMIC)0.35μm工艺.后仿结果表明,放大器直流增益为100dB,负载为3pF时单位增益带宽为359MHz,相位裕度为68°,建立时间为12.3ns,满足ADC所要求的性能指标,适用于高精度流水线型ADC中的级间增益电路和采样保持电路.

摘要：介绍了LCD定标器的总体结构和工作原理,以及应用Xilinx公司的Virtex-Ⅱ系列FPGA进行LCD定标器芯片功能验证的方案.该方案使LCD定标器芯片和其他外部模块组成一个完整的工作系统,能对芯片的预期功能进行全面系统的验证,从而尽早地发现前期设计中存在的问题,以便及时修改RTL级代码来确保芯片的设计功能完全正确,达到预期设计目标.验证结果表明,提出的方案正确可行,良好地完成了验证定标器设计功能的任务.

摘要：对比了几种可调滤波器的设计方案优缺点,优选出PIN开关电容阵列调节电容带通滤波器的最佳设计方案.通过研究抽头耦合输入梳状线滤波器的设计方法,改进级间耦合方式,并使用微波EDA仿真软件的高效设计和优化功能,设计出一种高性能的带通梳状线滤波器.在内部解码/驱动电路的控制下,滤波器能够在频带内实现10μs级的频率调谐,并保持良好性能的可靠性.实验表明,调频滤波器测试结果与仿真曲线基本一致.

摘要：认证加密(Authenticated Encryption)算法能够同时满足信息的机密性和完整性两个基本的密码学需求,兼具加密算法和消息认证码的双重功能,在应用中有良好的前景,因此近年来受到密码学界的广泛关注。本文对CAESAR竞赛中胜出的7个算法之一的Deoxys可调认证加密算法进行研究,搭建TWEAKEY框架,并基于新型轻量级分组密码Ellie的轮函数部件设计了可调分组密码算法ELT,将此算法插入完全并行和可证明安全的身份认证加密模式OCB3中,设计了新型认证加密算法ELTAE,随后证明所设计算法的正确性及安全性,同时给出效率分析。本文所设计的专用密码算法可以在诸多特殊条件下使用,具有效率高、成本低等特点。

摘要：针对无线传感器网络协议IEEE802.15.4安全模式的实现,基于GEZEL设计环境,选择较低成本的8bit微处理器平台Dalton8051,对安全模式配置和高级加密标准(AES)数据通路进行了软硬件协同设计与协同仿真.充分考虑处理器资源占用、系统灵活性,通信容许带宽,对设计进行了合理的软硬件划分、简单的指令设置,电路模块重用.实验结果表明该设计能够提供灵活的安全模式配置、最小化8051资源占用率、保证了协议868/915 MHz频段通信速率要求.

摘要：本文介绍了一种EFM/EFM +解调器的设计和实现 .该解调器用于DVD光盘伺服控制 ,对读入的CD和DVD数据分别实现 14 - 8和 16 - 8解调 .文中通过对其工作原理和实际应用的分析 ,给出其最终实现方案 .并用Verilog硬件描述语言完成整个解调器的设计工作 .功能仿真和FPGA验证表明 ,设计成功 .

摘要：基于反向注入控制RSD(ReverselySwitchedDynistor)的大面积快速均匀开通、可无限串联、功率大、换流效率高、寿命长的特点,新开通机制的RSD将在脉冲功率技术中获得重要应用。本文研究了RSD的开通机理和开通条件,为器件开通特性的改进和预充电路的合理设计提供了依据;实验还表明,由小直径RSD的极限电流测试结果,可以用经验公式得到同类结构的任意通流面积RSD脉冲大电流耐量。

摘要：提出一种解决分布异构数据集成问题的方法.首先向所有能提供数据资源的网络节点以数据服务单元为基本单位主动发布数据服务,然后用智能匹配方式检索分布数据服务来实现动态的数据集成查询.通过融合应用语义Web、Web本体语言和描述逻辑等具有智能特点的技术,该方法能充分利用数据的形式语义和基于本体概念的知识推理工作.基于该方法,设计一个数据集成原型系统,并对系统的核心组件进行实验测试.结果表明,本方法系统能有效、可靠工作,能兼顾解决数据集成系统的适应性和性能问题.

摘要：根据DVD数据处理速度的要求和纠错数据块的特征,提出一种基于数据重排的数据访问管理方式,实现高速高效DRAM访问的数据缓冲管理器设计,达到比较高的RS PC行和列译码速度,以实现全程流水线处理的RS PC译码器设计.本设计采用MT4 8LC8M 16A2 ,可以达到二维数据访问方式,其DRAM带宽80Mbyte×16bit/s ,满足RS PC译码4 0Mbyte/s码字处理的缓冲要求,该设计为其他二维结构数据的DRAM访问提供一种可供参考的设计方法,具有很好的实用性.