摘要：针对小体积声表面波(SAW)滤波器性能受封装影响较大的问题,提出了一种新型SAW梯形滤波器电路拓扑结构。通过分析滤波器高频受封装影响造成的远端抑制上翘的现象,从电路结构出发,改变版图设计,实现了片上电感。采用传统梯形滤波器结构和利用纵向耦合双模谐振器型滤波器(DMS)特殊接地结构相结合的电路拓扑结构,有助于提高带外抑制和设计灵活性。在标准的42°Y-X钽酸锂(LiTaO_(3))基板上制作滤波器,通过仿真分析得到中心频率2580 MHz、带宽50 MHz、插入损耗小于2.5 dB的高阶梯形射频SAW滤波器的最优拓扑结构。测试结果表明,通过改变电路拓扑结构关键参数和引入新的传输零点,可改善在高频段内的带外抑制特性。

摘要：为分析杆件尺寸参数的关联特性对机构运动可靠性的影响规律,提出一种基于Cholesky法则的机构运动可靠性分析方法。首先,根据机构运动学原理构建机构运动学方程;其次,结合有效长度理论,建立考虑运动副间隙的杆件有效长度模型,在此基础上,引入Archard磨损模型量化运动周期对杆件有效长度的影响,通过蒙特卡罗法获取不同运动周期下的杆件尺寸样本数据并计算样本相关系数,进而利用Cholesky法则完成不同运动周期下的杆件样本数据重构,并结合可靠性理论对机构运动可靠性进行评估;最后,以受电弓机构为例,验证了所提方法的有效性。计算分析结果表明:杆件样本数据关联性由于运动副间隙的存在而增强,并随运动副间隙的增加愈加显著;与传统分析方法相比,基于Cholesky法则的机构运动可靠性指标存在一定程度降幅,能够为实际机构可靠性评估提供更为安全的参考价值。

摘要：自旋转移力矩磁随机存储器(STT-MRAM)是存内计算体系结构中非易失性存储器的热点器件。随着器件尺寸的减小,STT-MRAM电路性能会因为工艺电压温度的变化而退化,电路中的PMOSFET也因为负偏压温度不稳定性(NBTI)引发的退化越来越严重。为降低NBTI效应造成的PMOSFET性能退化以及工艺电压温度变化对STT-MRAM读取电路的影响,本文设计了一款包含开关器件的读取灵敏放大器,仿真结果表明所设计的灵敏放大器可有效降低NBTI对PMOSFET特性的影响,同时降低了电路对工艺变化的灵敏度。

摘要：移相器作为阵列天线的关键部件,用来调整阵列天线中各个天线单元之间的相位差,从而实现波束的扫描。基于传输线周期性加载可变电容理论,设计了一款工作于K波段的HFO_(2)铁电薄膜移相器。为了实现低插损和紧凑型,该移相器采用HFO_(2)铁电体薄膜材料,相比传统的BST材料,其有着更大的调谐率、厚度更薄且损耗角正切更低,容易集成,同时结合共面波导叉指电容结构设计,该移相器有非常紧凑的尺寸。通过改变HFO_(2)铁电材料的介电常数从而实现电容的变化,进而实现相位的调控。仿真结果表明,通过加入直流偏置电压改变铁电体薄膜的介电常数,该移相器在22 GHz频点的移相量为80°,最大插损为-2.5 dB,回波损耗优于-10 dB。

摘要：随着集成电路后端设计中宏单元数量增多,传统布局规划方法效率低且耗时,而自动布局规划的混合放置(MP)技术存在物理规则违例数量多、电压降大和功耗高等问题。针对传统方式和MP方式的不足,提出了一种优化的MP布局规划方法,通过控制宏单元通道空间和标准单元密度大小、固定边界宏单元位置及脚本修复TSMC芯片集成检查(TCIC)违例的方法解决MP技术存在的问题。研究结果表明,优化的MP方式保留了MP技术的性能、功耗和面积(PPA)优势,且相比于传统方式布线长度优化了28%,时序违例优化了65%,功耗优化了609%。该方案可为多宏单元大规模设计的布局规划提供参考。

摘要：传统流水线CORDIC(Coordinate Rotation Digital Computer,CORDIC)算法精度不高,输出延时较大,并且需要依靠剩余角度计算进行旋转方向的判断,占用较大的资源。针对以上问题,本文采用角度二极化重编码方法消除剩余角度计算,通过折叠角度区间将角度映射于区间[0,π/4]。结合查找表以及合并迭代技术,减少角度计算的迭代次数和硬件单元,降低输出时延,只需要3个周期就能完成CORDIC计算。使用结果重映射方法完成正弦和余弦的全象限实现。寄存器资源消耗为传统算法的35.37%,输出时延减少85%。基于180nm CMOS工艺,完成CORDIC算法的ASIC实现。正弦和余弦的平均绝对误差分别为2.5472×10^(-6)、1.9396×10^(-6),相比较于传统CORDIC算法,精度提升一个数量级。

摘要：本文设计了一种适用于多节点CAN FD收发器的振铃抑制电路。本电路采用自适应通断设计与快速响应结构,对振铃信号进行快速取样并送入动态比较器,达到振铃抑制的效果,同时采用快速的复位电路,提高电路响应速度。最后,利用Saber软件,在多节点CAN系统下对电路进行了仿真验证。仿真结果表明,所设计的振铃抑制电路能够在一个振铃周期内实现对振铃的快速检测与抑制。

摘要：针对储能使用寿命在投资决策中的关键作用及其与充放电策略和放电深度的非线性复杂关系,提出一种考虑充放电策略对储能寿命影响的新型储能规划配置方法。首先,根据放电深度与储能寿命及循环次数的关系建立了储能年等效额定放电量计算方法。其次,建立考虑充放电策略对储能寿命影响的电池储能优化配置模型,在确保储能设计使用寿命的同时使储能全寿命周期内的收益最大。而且进一步提出了改进的多种群遗传算法进行优化求解,提高了求解速度与收敛性。最后,利用改进的IEEE-39节点风光水系统进行测试,证实了方法的有效性。

摘要：量子科技的发展多年来得到了光电技术的有力支撑,笔者团队由此进行了一系列光电量子器件的研究和开发。为在光纤量子通信中实现单光子信号的按需产生,笔者设计了几种微纳柱型光腔-量子点单光子源;发展了频分复用技术,研制了高纯度、高全同的宣布式单光子源;利用GaN缺陷的单光子特性,制备了室温量子随机数发生器。笔者优化周期极化铌酸锂的级联波导结构设计,大幅提升了通信波段量子纠缠光源性能,使保真度高于97%,噪声特性提高10倍;设计和制备Si3N4微环腔纠缠源器件,实现了99%的干涉可见度,展示了芯片集成量子光源的技术可行性;应用所制备的纠缠光源,实现了数十千米光纤基量子密钥分发和量子隐形传态。笔者发展了单光子探测器制造工程,研制了用于太阳光谱量子测量的低噪声高速雪崩单光子探测器和用于量子成像的128×32及以上规模的雪崩焦平面单光子探测器。笔者制备了光纤基量子存储器,实现了1 650个光子模式的有效存储;研究了光机械量子器件的原理机制,探索了纳米光机电系统用于量子精密测量的技术前景。希望以上综述为未来量子信息网络的发展提供研究参考和技术储备。

摘要：设计了B41频段的声表面波(SAW)滤波器,利用三维电磁场仿真工具HFSS建立表面贴装器件(SMD)封装和芯片级(CSP)封装模型,对比两种封装的声-电磁联合仿真结果得出,在滤波器电路拓扑结构中,当2条不同并联支路连接在一起时,由于SMD封装键合引线的电磁寄生参数影响,滤波器在高频处的带外抑制会出现“上翘”。建立不同键合线数量、直径及长度的SMD封装模型,并仿真计算S参数。对比仿真结果可知,随着键合线直径的增大和长度的减小,其等效电感逐渐变小,即键合线的电磁寄生参数逐渐减小,对SAW滤波器性能的影响逐渐减弱,高频处的带外抑制性能得到优化。结果表明,CSP封装植球倒扣的电磁寄生参数更小,声-电磁联合仿真的结果更优,与实测结果吻合较好。