摘要：设计了一种高灵敏度的集成压力和湿度传感单元的芯片。压力传感单元基于SOI和蛇形电阻结构。室温下,传感器在载压范围为3~129 kPa内灵敏度为0.026 mV/kPa,与有限元仿真基本吻合。传感器在25~120℃范围内的热灵敏度漂移为0.004‰FS/℃,热零点漂移为0.25%FS/℃。湿度传感单元采用的叉指电极和电容式结构,引入含氟PI作湿度敏感膜。设计Mo电阻加热结构加快传感器降湿过程,缩短降湿时间近32%。在10%~90%RH的湿度范围,含氟PI湿度传感器的灵敏度为0.121 pF/%RH,略低于无氟PI器件。含氟基团的引入,使得传感器的湿滞较无氟PI降低16%。“电容-湿度”曲线呈指数分布,相关系数R^(2)=0.996。测试结果发现,湿度传感单元和压力传感单元拥有良好的独立工作性能。

摘要：面向磁性传感器在物联网(IoT)技术中的广泛应用,该文基于180 nm CMOS工艺设计了一种具有低失调电压,低温度漂移特性的霍尔传感器接口电路。针对霍尔传感器灵敏度的温度漂移特性,该文设计了一种感温电路并与查表法相结合,调节可编程增益放大器(PGA)的增益有效地降低了霍尔传感器的温度系数(TC)。在此基础上,通过在信号主通路中使用相关双采样(CDS)技术,极大程度上消除了霍尔传感器的失调电压。仿真结果表明,在–40°C~125°C温度范围内,霍尔传感器的TC从966.4 ppm/°C减小到了58.1 ppm/°C。信号主通路的流片结果表明,霍尔传感器的失调电压从25 mV左右减小到了4 mV左右,霍尔传感器的非线性误差为0.50%。芯片的总面积为0.69 mm^(2)。

摘要：针对低频声学器件的小型化、大带宽问题,该文基于Y切-铌酸锂压电薄膜激发了反对称A0兰姆波模式,并采用有限元法对A0模式进行了结构设计与理论分析。研究了铌酸锂切型、电极材料、金属化比及膜层厚度变化对声速和机电耦合系数等性能的影响。结果表明,特定结构下,与常规声表面波相比,A0模式兰姆波声速较小,机电耦合系数较大,有利于低频声学滤波器小型化设计。通过研究不同结构对谐振器A0模式兰姆波的横向模态的影响,实现了杂波抑制。

摘要：通过离子注入优化,成功研制了一款六角形元胞设计的1 200 V/20 A的具有低泄漏电流和高浪涌电流能力的SiC MPS芯片。在25℃和175℃下的测试结果表明,导通压降VF分别为1.48 V和2.03 V;归功于优化的离子注入和元胞设计,1 200 V耐压时,肖特基界面的最强电场强度仅为1.25 MV/cm。研制的MPS的泄漏电流仅为4.3μA(@25℃)和13.7μA(@175℃)。并且25℃和150℃下测试的浪涌电流高达258 A和252 A,约为额定电流的13倍。

摘要：采用双极型工艺设计了一种智能型高速LED驱动电路,可用于光隔离IGBT栅极驱动芯片的输入驱动。该设计采用一种新型逻辑门结构来实现信号传输、故障反馈以及外部置位等功能,同时达到降低信号传输延迟时间的目的。测试结果表明,在常温条件下,LED驱动电路的输入信号传输延迟时间为70 ns,复位信号有效到故障消除的延迟时间为4.59μs。所设计的驱动电路能够满足光耦隔离IGBT栅极驱动芯片的使用要求。

摘要：目前,芯片设计面临“面积墙”的挑战,这为芯片制造带来了高昂的流片成本。芯粒技术可以通过成熟的工艺制程制造较小面积的芯片,然后通过先进封装方式打破面积墙的限制,实现芯片的敏捷设计,降低设计成本。而设置多大的芯粒颗粒度可以满足芯片设计的灵活需求,是利用芯粒技术的一个核心问题。芯粒功能的划分也影响着芯粒间的互连结构,如何实现各功能芯粒间互连是最终实现芯片功能的关键。因此,本文综述国内外近年来对芯粒功能划分上的研究、在芯粒设计空间上的探索以及芯粒功能划分对芯粒间互连网络影响,并指出芯粒的设计方法学是未来芯粒技术发展的重要研究方向。

摘要：为弥补传统运算放大器输入过压保护电路中电阻加钳位二极管结构的缺陷,设计一种新型输入过压保护电路。电路采用中科渝芯4μm双极工艺完成设计,主要由结型场效应管器件JFET以及钳位二极管构成,利用JFET沟道夹断原理使过压电流最终趋于饱和,实现过压保护功能。采用对称性设计,使正负过压下饱和过压电流相等。经仿真实验,结果表明此款运算放大器的输入过压保护电路相较传统结构噪声更小,对过压电流具有更强的限制作用,具有一定的应用价值。

摘要：近年来,采用新一代半导体开关替代传统气体或真空开关是脉冲功率系统的一种重要发展趋势。为了给脉冲功率半导体器件领域的技术发展提供参考,简要介绍了压控型脉冲功率半导体器件技术的发展历程,总结了MOS栅控晶闸管(MCT)在器件设计、工艺和可靠性等方面的研究进展,同时通过比较MCT与一般商业IGBT器件,阐述了MCT相比于其他功率脉冲半导体器件的优劣情况,并结合典型应用场景展示了MCT器件的优势,对压控型脉冲功率半导体器件的发展趋势进行了简要分析。

摘要：设计了B41频段的声表面波(SAW)滤波器,利用三维电磁场仿真工具HFSS建立表面贴装器件(SMD)封装和芯片级(CSP)封装模型,对比两种封装的声-电磁联合仿真结果得出,在滤波器电路拓扑结构中,当2条不同并联支路连接在一起时,由于SMD封装键合引线的电磁寄生参数影响,滤波器在高频处的带外抑制会出现“上翘”。建立不同键合线数量、直径及长度的SMD封装模型,并仿真计算S参数。对比仿真结果可知,随着键合线直径的增大和长度的减小,其等效电感逐渐变小,即键合线的电磁寄生参数逐渐减小,对SAW滤波器性能的影响逐渐减弱,高频处的带外抑制性能得到优化。结果表明,CSP封装植球倒扣的电磁寄生参数更小,声-电磁联合仿真的结果更优,与实测结果吻合较好。

摘要：SM4加解密算法作为我国第一个商用密码算法,凭借其算法结构简单易实现、加解密速度快和安全性高等优点,被广泛应用在数据加密存储和信息加密通信等领域中。以可变流水级SM4加解密算法硬件设计以及FPGA实现为研究课题,重点研究了不同流水线级数设计的性能差异,设计了一种可控制流水线级数的SM4加解密电路,并将其封装为带有AXI接口和APB接口的IP核。基于XILINX ZYNQ器件,在XILINX ZYNQ-7020开发板上搭建小型SoC,将设计的SM4 IP核挂载到AXI总线上,模拟实际工作情景并进行性能测试。通过软件加解密数据与仿真测试得到的数据来验证设计功能的正确性;测试不同流水线级数的性能,以此选出最适合的流水线级数。