摘要：高速中等精度的模数转换器是通信系统中重要的组成部分。本文提出了一种基于分段冗余电容阵列的高速逐次逼近型模数转换器(SAR ADC)设计方案。该设计方案通过引入分段冗余电容阵列,在降低了面积和功耗的同时,克服了高速采样下,DAC不完全建立对ADC性能的影响。所设计的两级动态比较器,通过噪声分析可知,在满足高速性能的前提下,提高了ADC的精度。基于SMIC55nm CMOS工艺,本文实现了一种12-bit 100-MS/s的SAR ADC。在1.2V电源电压和100MS/s的采样频率,差分输入接近满摆幅下,前仿真结果为SNDR为73.27dB,ENOB可达11.87bit。

摘要：针对现有教学以课堂授课为主要形式的状况,该文对“无线通信原理”的实践课程设计进行了讨论。该课程以二维图像为输入输出的通信系统作为实验对象,该系统涵盖信源编码、信道编码、调制解调和信道等模块。通过学生自主设计,深化对信息传输基本流程和不同信道影响的理解,同时提高实践能力。相对于传统实践课程,该实践课程更注重整个通信系统的设计,并引入5G时代先进的低密度奇偶校验码技术,加深学生对通信系统的理解,并对传输性能有直观的体验,为无线通信实践型人才培养提供新思路。

摘要：设计了一种应用于音频Codec的高精度Sigma-Delta DAC,针对数字插值滤波器占用面积大的问题,提出了乘法器复用的方法,减少数字电路的硬件消耗。为解决Sigma-Delta调制器多比特量化引起的非线性问题,引入DWA(Data Weight Average)算法,提高系统的精度。此外,DCT(Direct Charge Transfer)电路用于实现数字域到模拟域的高精度转换。电路采用0.18μm CMOS工艺,整体DAC的信噪比为105.7dB@1150Hz,有效位数达到17.26bit。

摘要：通过分析直接内存存取(DMA)控制器的工作原理和主要功耗来源,发现其在空闲状态时依然存在功耗较高的问题,为了解决空闲状态功耗损失问题以及满足DMA控制器实际传输过程中可能出现的暂停需求,提出了一种可暂停的低功耗DMA控制器设计方案。采用自适应时钟控制机制,通过加入时钟门控技术,根据DMA数据传输需求动态调整时钟,使DMA引擎模块功耗降低了62%。针对暂停需求,采用了一种可暂停的控制策略,通过加入暂停指令,实现对DMA传输的实时暂停和恢复,提高了DMA控制器的灵活性。为了保证DMA控制器功能的正确性和完备性,采用基于覆盖率驱动验证(CDV)的验证策略,划分DMA控制器的功能点,针对每个功能点编写测试用例,搭建通用验证方法学(UVM)仿真验证平台,进行大量随机测试和定向测试,给出了测试的结果以及完整的覆盖率分析结果。

摘要：目前很多的应用都需要用图数据来表示和处理,图数据是位于非欧几里得空间中的不规则数据,出于图数据处理的需求,图卷积神经网络(GCN)应运而生。GCN的主要处理步骤有:聚合,转换和激活。在本文中,我们采用一种异构模式对GCN的推理过程进行加速。根据数据本身的特点,在转换阶段,加速器采用脉动阵列执行计算来改善数据流,在聚合阶段,将所要处理的负载分成两种类型,有助于改善聚合阶段计算过程中的负载不平衡现象,同时在一定程度上缩短计算时间。最后,通过在Xilinx Virtex UltraScale+VU37P HBM FPGA平台上进行性能评估,本工作相对于CPU和GPU分别实现了平均389.19×和6.73×的加速。

摘要：本文提出了一种高分辨率的完全无源的噪声整形逐次逼近型模数转换器(SAR ADC)。首先,其采用了一种二阶误差反馈式失配误差整形技术(EFMES),并且使用了一种数字预测方法来恢复MES引起的信号范围损失。其次,采用了一种完全无源的噪声整形结构,实现了无源求和与4倍无源增益,对系统内热噪声与量化噪声进行整形。最后。采用了一种差分式的定制电容,大大降低了电容阵列整体面积的同时依然保有良好的线性度。该设计使用SMIC 0.18μm工艺实现,后仿真表明,在1.8V电源电压、25倍过采样率和1MS/s的采样频率下,ADC的SNDR为88.23dB,SFDR为93.67dB。功耗仅为965μW,电路有效面积为1.95mm^(2)。

摘要：针对流水线型逐次逼近模数转换器(Pipelined SAR ADC)中残差放大器的核心运放功耗过高,从而严重限制ADC能效上限的问题,本文提出了一种新型的基于CMOS开关的自偏置全差分环形放大器(CMOS Self-biased Fully Differential Ring Amplifier,CSFRA),来替代传统运放。CSFRA通过引入CMOS开关自偏置和全差分结构,同时在非放大时序中关断电路,降低了残差放大器功耗。基于所提CSFRA,配合可降低开关功耗的检测和跳过切换方案,设计了一款12 Bit 10 MS/s的Pipelined SAR ADC。该电路基于MXIC L18B 180 nm CMOS工艺实现,实验结果表明,在10 MS/s的采样率下,该电路的SFDR和SNDR分别为75.3 dB和61.3 dB,功耗仅为944μW,其中CSFRA功耗仅为368μW。

摘要：本文提出了一种高精度的二阶无源噪声整形逐次逼近型模数转换器(NS SAR ADC)。首先,采用了一种通过动态浮动反向放大器(FIA)实现kT/C噪声消除的技术,随后结合差分结构的定制电容,实现更小的电容阵列面积的同时抑制了采样热噪声。最后,采用翻转电压跟随器(FVF)结构作为动态缓冲器提取残差电压,并通过电容堆叠的操作实现无源求和,对比较器噪声与量化噪声进行了二阶整形。该设计采用0.18μm工艺实现,仿真表明,在1.8 V电源电压、8倍过采样率和2 MS/s的采样频率下,信号噪声失真比(SNDR)为88.57 dB,无杂散动态范围(SFDR)为99.09 dB,功耗仅为302μW。

摘要：在当前图像采集领域高分辨率、高帧率的要求下,移动产业处理器接口(Mobile Industry Processor Interface,MIPI)协议成为主流的高速图像数据传输协议。基于MIPI协议,采用IMX214图像传感器,通过自主设计图像数据采集板,满足4通道高速差分信号传输,提出一种高速图像传感器数据采集电路的设计方案。使用现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)对图像传感器进行驱动控制与协议解析。测试结果表明,所设计的Verilog代码能够正确配置图像传感器的寄存器,并完成工作模式切换、字节串并转换、包头解析与格式转换等步骤,最终获得原始图像数据。

摘要：行人重识别是跨摄像头追踪的关键环节之一,主流方法多采用ImageNet进行预训练,忽视了数据集的域间差异,且以结构庞大的多分支模型居多,模型复杂度较高。本文设计一种行人重识别方法,采用基于原始视频带噪声标签参与监督的方式进行预训练,减少域间差异以提升特征表达能力;以基于注意力的特征融合方式取代残差网络的跳接映射,增强网络的特征提取能力;在网络中嵌入坐标注意力机制,在低复杂度的情况下强化关键特征,抑制低贡献特征;采用随机擦除对输入数据做数据增强以提高泛化能力,联合分类损失、三元组损失和中心损失函数对网络进行监督训练。在公开数据集Market-1501和Duke-MTMC上完成了消融实验,与主流方法对比实验表明本方法在不需要复杂多分支逻辑结构的前提下,仍可达到较高的精度。