摘要：在智能卡的设计中,集成电路器件特征尺寸变得越来越小。目前主流的工艺是130 nm和90 nm,所面临的静电放电(ESD,Electro Static Discharge)挑战也越来越严峻。基于ESD研究背景,ESD故障机制和放电模型,ESD器件保护以及器件在布局上的ESD性能,对设计的ESD器件进行TLP实测,得出的结论在芯片的ESD设计中具有重要的参考意义。

摘要：从功耗损失的角度,阐述电荷泵的无用功耗来源,减少这些无用功耗能有效提升整体功耗效率。从架构角度量化分析电荷泵面积于功耗间的权衡关系,给出一种提高电荷泵电路效率的优化设计方法。

摘要：阐述采用交替位线或者位线钳位的方式,能显著的改善或者消除由于线间耦合带来的编程干扰问题。相对而言,采用位线钳位的方式能够彻底消除耦合效应,但也需要付出一定的面积代价。因此,可以根据实际的情况选择更合适的方案来消除编程干扰的问题。