摘要：纹理映射能够用较小的代价实现很强的图形绘制真实感,随着图形处理器的并行度提升,纹理映射需要的存储带宽成为图形处理器设计的瓶颈。通过分析不同纹理过滤模式下纹素访问的特性,基于Quad并行的二维光栅化及纹理映射流程,设计实现了一种多端口多Bank非阻塞的二维纹理Cache。仿真结果表明,该纹理Cache的命中率在85%以上,发生阻塞的概率在10%以内,可以满足高性能纹理贴图的存储带宽需求。

摘要：随着高速通信系统的发展和传输速率的不断提高,锁相环不仅需要产生低抖动、低噪声的时钟,而且要求频率覆盖范围广和支持多协议。而压控振荡器作为锁相环中产生时钟的核心模块,其相位噪声和频带范围等性能将直接影响到通信系统中传输时钟的信号质量。为了满足多协议的不同传输频率要求,设计了一种针对6.5 GHz^11 GHz宽频带低噪声的LCVCO电路,通过6位频带选通信号对调谐电容阵列进行粗调谐和细调谐,产生64个时钟频带,同时频带内设计最优的VCO增益,在保证较低的相位噪声的情况下覆盖所有的频点。采用40 nm CMOS工艺,仿真结果表明时钟输出频率覆盖6.5 GHz^11 GHz,相位噪声不超过104.9 dBc@1 MHz。

摘要：命令处理器是GPU中的可编程染色器,它将接收到的图形命令发送到3D引擎进行处理并绘制出图像。命令处理器是GPU数据处理的来源,其对图形命令的解析方式、处理速率与数据吞吐量直接决定了图形处理器3D引擎性能的发挥。在分析OpenGL图形绘制命令的基础上,提出了一种适用于OpenGL的图形命令处理器架构,并设计相应的运行管理方法及性能监控策略,既保证了命令处理运行的正确性,提高图形命令运行的时效性,又为命令处理器的升级与优化指明了方向。

摘要：为降低深度数据在3D图形绘制时存储带宽的需求,提出了一种自适应的深度压缩算法,能够自适应地选择DDPCM、二维DDPCM或DO算法对数据进行压缩存储,提高了深度数据的可压缩率。试验结果表明,该算法的压缩效率比传统的DDPCM算法或DO压缩算法高10%以上,能够很好地减少深度数据的存储带宽需求。

摘要：为了提高时钟数据恢复电路(CDR)在高速多通道串行收发系统的性能,提出了一种应用于CDR电路中的新型相位插值电路,由4组差分对、4组数模转换器、公共负载电阻RL组成,通过数字滤波器输出互补的温度计码控制DAC输出电流的大小,实现对输入差分时钟的相位权重分配,从而达到128次相位插值,并利用输入级4相校正电路和输出占空比调整电路对差分信号进行整形优化。采用40 nm CMOS工艺实现,仿真结果表明插值器在工作频率1 GHz到6 GHz线性度良好,DNL最大不超过1.4 LSB,INL最大不超过1.5 LSB,已成功集成在多款SerDes电路。

摘要：为了在高速传输系统中实现宽频带和低抖动时钟输出的要求,设计了一种基于Ring-VCO结构的低抖动锁相环,采用与锁相环锁定频率强相关的环路带宽调整方法来降低环路噪声,加速环路锁定,即利用全局参考调节电路中比较器模块将锁定控制电压与参考电压比较来改变各模块电流,根据不同锁定频率调整环路参数,大大缩短了锁定时间,同时利用四级差分环形振荡器和占空比调整电路的差分对称结构,降低了电路噪声。电路采用40 nm CMOS工艺实现,测试结果表明输出频率为1.0625 GHz^5 GHz,在最高时钟频率5 GHz下眼图质量良好,时钟抖动39.6 ps。

摘要：H.264解码器解码过程中产生的宏块类型多样、数据量大,缓存复杂度大大增加,存储管理接口连接H.264解码器和外部存储,是H.264解码系统的关键模块。基于AXI总线的H.264解码器存储管理接口设计依据H.264解码器数据格式特征和AXI总线传输特点,对多路读写通路采用轮询仲裁,并以宏块对为单位存储宏块数据,减少对总线的请求次数。经仿真验证,该接口能够完成解码器和外存之间多类型、大数据量交互,满足400MHz频率下1920×1080分辨率视频解码所需要的数据传输能力。

摘要：回顾了嵌入式技术的起源与发展历程,分析、总结了微电子技术、应用技术、计算机技术和软件技术与嵌入式系统之间的关系。阐述了嵌入式技术未来发展趋势,指出未来的研究重点。同时,指出了国内学术界和工业界嵌入式系统人才培养存在的问题,并给出了一些建议。

摘要：GPU片段处理单元位于图形处理器渲染管线的末尾,执行对将要存储到缓冲区的片段的测试、混合、屏蔽、逻辑等所有操作。为了在RTL设计之前快速研究GPU片段处理单元的硬件结构及功能算法,文中联合使用统一建模语言(unified modeling language,UML)和SystemC语言对GPU片段处理单元进行事务级建模(transaction-level modeling,TLM)。首先设计了GPU片段处理单元的类图、结构图、行为图等视图,对系统进行静态结构和动态行为的描述;然后将UML可视化视图转换为基于SystemC的事务级模型,详细描述了GPU片段处理单元的模块、接口、端口、进程等建模过程,模块之间通过端口和层次化通道通讯,具有建模效率高和仿真速度快的优点;最后基于Linux操作系统仿真平台验证了架构和算法的正确性,实现了在设计的前期进行软硬件的协同仿真和算法的验证、优化,对硬件架构进行探索,有利于加速以图形处理器为核心的设计和开发。

摘要：机载1394总线采用基于IEEE-1394B协议的SAE AS5643标准,其系统灵活度、总线带宽以及可扩展性等多方面都远胜于传统机载总线。结合机载系统特性研究了带环的多余度拓扑和单余度拓扑能够提供的安全保障手段以及降级处置方法,从通信协议基本原理入手,逐步分析工作过程,明确了机载1394总线为提升系统稳定性、数据确定性对标准协议所进行的优化和约束。分析总线特点得出限制总线带宽的主要参数,提出一种速算总线效率的方法,并给出改善总线效率的建议。