摘要：针对三态内容可寻址存储器(TCAM)高成本、高功耗、路由表更新维护复杂以及搜索结果返回单一等问题,提出了一种使用静态随机存储器(SRAM)和自适应矩阵硬件算法逻辑的搜索芯片设计新技术。该技术使用SRAM快速存储路由表项等信息,使用硬件逻辑实现软件算法逻辑功能以提高芯片处理速度。搜索芯片基于UMC 40 nm低功耗1P8M CMOS工艺制造,核心电压为1.1 V,I/O电压为3.3 V,总体芯片面积为200 mm^2。测试结果表明,芯片路由查找时可以快速命中和返回12个并行搜索结果,单搜索性能为500 Msps(million search per second),并行搜索性能为6 Bsps(billion search per second),可用于骨干网络建设和通信领域。

摘要：BISR本质是自动实现电路内部纠错.为监督SARM中的176bit宽并行数据,提出一种基于扩展汉明码设计BISR电路的优化技术.将并行数据劈裂为两个模块,分别利用基于扩展汉明码的独立ECC,组建BISR架构.根据异或逻辑的可交换性,重排子运算项,建立XOR-Tree可合并项的特征图,观察与提取可以共用的子运算项,借助这种"兼容"策略优化XOR-Tree,在TSMC 90nm工艺中满足了降低时延和面积的工程要求.仿真结果显示,时延与面积分别降低了约28%和约35%,功耗降低约36%.最终时延为1.5ns,面积为6 200μm2,功耗是0.54mW,表明了本优化方法的有效性.

摘要：设计了一种用于网络处理芯片的片上电源产生电路,它包括高精度带隙基准电路、缓冲驱动电路、4个快速响应低压差线性稳压器(LDO)电路和异常检测电路。该电路通过4个LDO分别给存储器、搜索引擎算法内核、时钟管理和控制逻辑独立供电,提高了细分功能模块的电源稳定性。异常检测电路在电路异常时产生错误信号,快速关断电源,提高整体芯片供电可靠性。电路采用28 nm工艺实现。测试结果表明,该电路提供的最大负载电流达200 mA,满足网络芯片系统需求。

摘要：由于超大集成电路(VLSI)技术的发展,结合输入交叉队列(“CICQ”)已经成为创建高速、大容量和可扩展交换器系统的理想方案。针对在非均匀业务流量的情况下,基于队列状态信息的 CICQ 结构调度计算往往面临着计算复杂度很高的问题,文章提出了一种基于最长队列优先调度策略与最长队列预测的高效 CICQ 交换结构调度算法—LQF-LQD。该算法在输入端采取最长的队列优先调度策略,同时在输出端采用最长队列预测调度,两者配合来应对多类型调度需求。在算法实施部署方面,设计了 LQF-LQD 算法仲裁器芯片,从而满足高速、大容量交换时的计算性能需求。实验结果证明,该算法性能有效提高,在非均匀流量的网络中可以保持良好的效果。