摘要：提出了一种以小数分频锁相环作为数控振荡器的全数字锁相环架构.该设计具有输出频率高,抖动小等优点.该设计在UMC0.13μm CMOS工艺中实现,版图面积为0.2mm2,最高输出频率可以达到1GHz以上,测量的输出时钟抖动RMS值为32.36ps.

摘要：CMOS集成电路在实际的应用中会出现一些问题,问题主要表现在闩锁效应上,闩锁效应已经成为CMOS集成电路正常运作的障碍。特别是随着器件的特征尺码越来越小,这种问题日益突出。本文以P阱CMOS反相器的研究为出发点,探讨CMOS集成电路的工艺结构,并且在此基础上运用可控硅等效电路模型进行分析。通过这些来分析闩锁效应产生的机制和原因,进而探索出闩锁效应产生的3个诱因。从这3个原因出发,然后探讨出抑制闩锁效应的几个措施,这些措施主要是从版图设计和工艺设计方面出发研究出来的。