摘要：针对软件无线电中存在通用数字信号处理器(DSP)计算能力不足以及专用基带处理器缺乏扩展性的问题,提出了一种新的处理器:面向软件无线电的可重构流处理器及相应的专用指令集。仿真证明,该处理器的可重构设计具备指令集扩展能力,可以对多种无线通信标准甚至是新的通信标准提供支持;面向软件无线电的流体系结构和专用指令集保证了对多种高速无线基带信号的实时处理,运算能力是通用DSP的5～13倍。该处理器为软件无线电中的硬件设计难题提供了一种新的解决途径。

摘要：虚拟内存是一种管理物理内存资源的技术,将虚拟地址空间映像到物理地址空间。提出了一种设计32位超标量微处理器存储管理单元体系结构的方法,实现了访存和访I/O的逻辑地址到物理地址的转换,讨论了TLB(Translation Lookaside Buffer)设计中的关键技术以及在段、块或页的基础上提供的访问保护,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18μmCMOS工艺实现,芯片面积在4.8 mm×5.2 mm之内,核心频率超过233 MHz,功耗小于1.5 W。

摘要：为加快锁相环的启动速度,文中提出了一种初始化电路,启动完成后,初始化电路停止工作,几乎不增加功耗.采用饱和输出鉴相鉴频器,扩展了鉴相鉴频器的工作范围.采用逻辑电路直接控制标准计数器并在脉冲分频器中消除吞咽计数器,节省了一个计数器,降低了功耗.采用0.18μm1.8V1P6MN阱标准CMOS数字工艺完成设计,版图面积为0.08mm2.仿真结果表明,初始化电路和饱和输出鉴相鉴频器使得锁定时间减小了19%.在输出信号的频率为266MHz时,相对抖动峰-峰值小于2.5%,整个锁相环的功耗约为17mW.

摘要：提出了应用于TFT-LCD单片集成驱动芯片的Top-down设计技术,并成功开发了一款26万色、176RGB×220分辨率的TFT-LCD驱动芯片.该芯片是典型的混合信号超大规模集成电路芯片,采用0.18μm HV CMOS工艺制造.在26万色显示模式下,芯片的静态功耗是5mW,输出驱动电压的建立时间(0.2%误差范围内)小于26μs.

摘要：仿真Testbench的设计是Top-Down流程中非常关键的一个环节,但是很多设计者却感到困难较大。实际上,verilogHDL有着较强的行为建模能力,可以方便地写出更加高效、简洁的行为模型。论文结合一个ATM测试平台的Testbench设计,讨论了Testbench的结构和总线功能模型(BFM),并对使用BFM模型进行Testbench设计的策略和方法进行了探讨,希望能对广大设计者有所帮助。

摘要：在芯片设计中采用IP(IntellectualProperty)是IC设计发展到SOC时代的必然选择,建立IP库能为以后的设计节省大量的人力和时间,提高设计效率。该文介绍的PCI目标设备总线控制器的IP设计就是航空微电子中心建库工作的组成部分。文中详细描述了控制器的控制通路和数据通路的设计,以及电路的仿真、综合、实现和验证等过程。设计的仿真和验证结果表明,该IP核在功能和时序上符合PCI技术规范2.2版本,达到了预定的目标。

摘要：在设计者进行系统和电路级设计时,时常会将要实现的逻辑功能或操作较为平均地分配到时序中的各个阶段,称之为逻辑平衡设计。该论文引用了逻辑平衡的方法,将其运用在高速数字部件设计中,以常用运算单元如计数器,有限状态机和乘法器的高性能设计方案为例,分析了逻辑平衡在高速集成电路设计中的应用;并分析了逻辑平衡的方法在减小电路面积,提高电路的性价比和降低电路功耗中的作用。

摘要：设计了一种采用0·25μmCMOS低压/中压/高压混合电压工艺的TFT-LCD驱动芯片内置电源电路IP核.该IP模块包括低压降线性稳压电路、电荷泵升压/反压电路、VCOM驱动电路和VGOFF驱动电路等,能够提供驱动芯片的系统工作电压和TFT-LCD的驱动电压.所产生的电压值可实现编程控制,具有启动时间快、工作稳定和较低的温度系数等特点.仿真与测试结果表明,在上电200ms后能够生成稳定、正确的输出电压.电源电路模块的总静态功耗小于2mW.

摘要：NPU1750A微处理器是西北工业大学航空微电子中心自主设计的基于MIL-STD-1750A标准的16位定、浮点微处理器。该处理器具有处理定点数据和浮点数据的功能,文章提出了一种新的浮点执行部件的设计方案,使其既能处理浮点运算,也能处理复杂的定点运算。在控制器设计中,为减少控制存储器的字长,该文提出了分页式微程序寻址的控制器设计思想。文章着重讨论了NPU1750A的数据通路和控制通路设计思想与设计实现,并就缩短关键路径,提高工作速度进行了讨论。该微处理器的设计采用SYNOPSYS工具,用VHDL语言描述、模拟和综合,并在ALTERA的FPGA上实现,规模约16万等效门,全部通过了原理样机验证。

摘要：简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数据通路,实现了简洁、高效、灵活的体系结构。通过Verilog仿真、综合和静态时序分析的结果表明设计达到了预定的设计要求。