摘要：准确可靠的系统建模和仿真可对多带OFDM(MB-OFDM)超宽带(UWB)无线通信系统中射频接收机的设计提供有效的指导。分析了MB-OFDMUWB系统对射频接收机的要求,在此基础上计算确定了射频接收机的噪声系数、线性度、接收机增益范围等总体指标。射频接收机采用低成本、低功耗的零中频结构。在AgilentADS仿真环境下建立了射频接收机的模型,并通过计算和仿真确定了各子模块电路的技术指标。建立了整个MB-OFDMUWB通信系统的仿真平台,用数模混合仿真的方法验证了射频接收机模型的正确性。这对指导射频接收机芯片的设计有重要的意义。

摘要：针对超外差接收机的自动增益控制网络,设计了一种结构简单的低压、低功耗全差分可变增益放大器.它由6级子电路级联而成,提供范围为81dB的数字控制增益,每一档为3dB,增益误差小于0.5dB.该电路工作于中频300kHz下,工作电压为1.8V,功耗仅为1.35mW.采用TSMC0.18μm1P6M CMOS工艺制造,芯片面积约为0.24mm2,低功耗及小芯片面积使其极适用于便携式通信系统的应用.测试结果达到设计要求.

摘要：针对无线传感网(WSN)对射频接收机低功耗的要求,提出了一种适用于WSN低中频接收机的一阶跨导电阻电容型(Gm-R-C)镜像抑制复数滤波器。该结构采用2个低功耗的全差动Gm单元和R-C负载对同相/正交输入信号进行低通滤波,频率变换则通过另外2个交叉耦合的差动Gm单元来实现。在详细分析一阶单元线性度、中心频率和调节范围的基础上,采用0.35μm CMOS工艺设计了一个4阶巴特沃斯复数滤波器,带宽为160kHz,中心频率为300kHz。在1%的器件失配下,仿真得到的镜像抑制比达到50dB,带内的输入3阶截取点功率为25.1mW,通带增益为18dB,输入参考噪声均方根电压值为35μV;在2.7 V电源电压下,滤波器消耗总电流仅为760μA。仿真结果表明,滤波器的各项性能均满足WSN系统的需求并具有较低的功耗。

摘要：设计了一种具有快速瞬态响应能力的低压差线性稳压器(Low Dropout Regulator,LDR).该LDR采用基于电容耦合技术的改进型电压缓冲器,在空载(Iload=0)和满负载(Iload=100mA)之间跳变时,改进型电压缓冲器可动态地改变对调整管栅极的充电和放电电流,使得LDR的过冲或欠冲电压被迅速抑制,缩短瞬态恢复时间.通过采用电流缓冲器和等效串联电阻(Equivalent Series Resistance,ESR)零点频率补偿技术,确保了LDR在全负载范围内的稳定.设计的LDR采用标准0.18μm CMOS工艺进行了仿真验证,结果显示,LDR空载下静态电流为35μA,满负载时的静态电流为80μA.输出电容为2.2μF,负载电流由100mA到0跳变时,瞬态响应时间和过冲电压分别为438ns和4.2mV;负载电流由0到100mA跳变时,瞬态响应时间和欠冲电压分别为385ns和12.9mV.

摘要：时间数字转换器(Time-to-Digital Converter,TDC)是全数字锁相环(All-Digital PhaseLocked Loop,ADPLL)中的一个重要模块,其功耗也是ADPLL系统总功耗的主要部分。针对伪差分反相器链结构的TDC,提出了一种功能不受亚稳态影响的基于D触发器链的TDC使能电路,并对TDC的结构进行改进,以降低TDC系统的功耗。采用SMIC 0.18μm CMOS工艺对电路进行设计和仿真,仿真结果表明,TDC系统的功耗可以降低74%以上。

摘要：本设计完成了一款2.2MHz、8.3mW连续时间Sigma-delta调制器,可应用于无线通信领域.与传统的离散结构相比,连续结构在实现兆赫兹以上带宽的同时,显著降低了功耗,并且在低电源电压下也有很好的发展潜力.此Sigma-delta调制器采用前馈单环三阶四位量化结构,考虑了非零环路延时效应,设计了补偿网络.在标准0.18μm CMOS工艺下,完成了调制器电路的设计.经过Cadence Spectre仿真验证,调制器的信号带宽为2.2MHz,动态范围为69dB,在1.8V电源电压下,电路总功耗仅为8.3mW.

摘要：本文在探索半导体器件辐射损伤效应与机理的基础上,研究了通过器件的优化设计达到抗辐射加固性能要求的有效方法.基于0.18μmCMOS工艺条件,利用DVINCI三维器件模拟软件,建立了具有较好抗辐射性能的FD-SOI/MOSFET器件的加固模型,并提出了一种新型有源区裁剪(ARC)的双多晶硅栅结构晶体管.通过模拟辐射环境下器件的工作情况,证明该种结构具有很强的抗总剂量辐射的能力.

摘要：近年来,我国集成电路产业蓬勃发展,但却面临着优秀设计人才严重匮乏的困境。高校开设的集成电路设计课程与目前集成电路的快速发展存在一定程度的脱节,是导致这一问题的主要原因之一。《模拟集成电路设计》是目前高校微电子专业的核心课程之一,涵盖知识面广、抽象程度高,学生普遍反映学习难度较大。对该课程多年的教学经验表明,将实践与教学紧密结合,是提升教学效果的有效方法。集成电路设计大赛这种方式一方面为模拟集成电路的教学提供了高水平的实践平台,使学生能够通过比赛加深对课程内容的理解,提升了教学效果;另一方面,大赛也促进了高校与高校、高校和企业在集成电路设计方面的交流;更重要的是大赛通过竞技的方式激发了教师和学生的创新思维,能够进一步促进相关的科研进展。

摘要：针对AAC(Advanced Audio Coding)解码器中具有复杂运算因而难以硬件实现的反量化模块和知觉噪音替代(Perceptual Noise Substitution,PNS)模块,提出用分段线性插值(Partition and Linear Interpolation,PLI)进行近似计算的方法.其基本原理是将复杂的曲线分割成多个区间,在每个区间内用线性插值的方法进行近似.利用该方法设计的反量化模块和PNS解码模块获得了较高的运算精度,最大运算误差率分别为2e-4和5e-3,全部运算可分解为简单的查表、乘法、加法和移位运算,易于硬件实现.FPGA验证结果表明,反量化模块仅耗用了45个逻辑单元和2 304ROM bits,PNS解码模块仅耗用了21个逻辑单元和144ROM bits,且解码音质良好,没有产生可感知的噪音.

摘要：通用串行总线(USB)数据传输中要对数据进行非归零翻转(NRZI)编解码、添加/去除位填充和串并/并串转换。添加/去除位填充使每字节数据传输所需的时间发生变化,再加上收发器与协议层的时钟频率不同,从而可能导致数据紊乱。以USB 2.0设备控制器中的收发器为例,在收发器与协议层间添加异步先入先出存储器(FIFO)作为缓存区可以解决这一问题。EDA软件仿真验证了该方法的可行性。