摘要：针对差分放大器芯片国产化的需求,基于兼容金属薄膜电阻40 V双极工艺,设计一款高共模抑制比(Common Mode Rejection Ratio,CMRR)、±120 V共模输入电压的集成差分放大器。文章介绍了高共模电压差分放大器的基本原理和结构组成,分析了差分放大器的设计难点,分别为共模抑制比、输入失调电流以及增益误差,采用片内集成金属薄膜电阻结合激光在线修调技术实现高共模抑制比、通过改进型的基极电流补偿结构降低了输入失调电流,减少输入失调电流对电路采样精度的影响,采用改进型达林顿管提高放大器的开环增益,降低放大器的增益误差。整体芯片尺寸为2.82 mm×2.02 mm,采用±15 V双电源供电,静态电流为1.36 mA。流片后的测试结果表明:差分放大器在正常供电时,共模抑制比达到85 dB,输入失调电流仅为84 pA,失调电流的补偿精度达到98.1%,增益误差为0.02%。

摘要：在传统Brokaw型带隙基准电压源结构的基础上,添加了一种电阻温度补偿网络,利用不同温度系数电阻的温度特性,实现了带隙基准电压源的高阶温度补偿,提高了带隙基准电压源的温度稳定性;通过添加低压差输出结构,扩展了带隙基准电压源在不同电压输入情况下的应用区间。仿真结果表明:在-45~155℃的温度范围内、5.1 V电源电压下,温度系数为3.96×10^(-6) V/℃,电源抑制比为-78 dB,输出压差低至100 mV左右。

摘要：为满足日益增长的高密度集成电路需求,立体集成的系统级封装(System in Package,SiP)技术受到了越来越多的关注。而随着I/O数量的增加和信号传输速率的不断提高,SiP封装中的信号完整性问题也变得愈发突出。本文提出一种晶圆重构立体集成形式,并针对其中的高速差分信号的反射问题和并行信号的串扰问题进行了研究,针对硅通孔(Through Silicon Via,TSV)和焊球附近的布局布线特别是返回路径进行了优化设计,使得最终高速差分信号在5 GHz频点的S_(21)上升0.63 dB,S_(11)下降了4.06 dB,单端信号的近端串扰下降了215 mV,远端串扰降低了215 mV。

摘要：可变块运动估计算法(Variable Block Size Motion Estimation,VBSME)是H.264标准中重要的组成部分。它不仅计算量大,而且耗时长。为了减少运动估计时间和计算量,本文采用硬件实现的方式,并提出了一种利用绝对差值和(Sum of Absolute Differences,SAD)计算的树状结构进行数据重用的方案。该方案使得各单元间的数据流向明确,结构更简单。同时,本文还考虑到了帧间模式决策(Mode Decision,MD)和SAD计算可以并行计算的可行性,设计了相应的并行流水线结构。利用Xilinx xc7v585tffg1761-1开发板进行了仿真验证。结果表明,该方案可以一次性处理输入的256个像素数据,提高了实时性,并且达到了100%的数据利用率。此外,该方案支持最大分辨率为1920×1080,帧率为60帧/s,并具备低编码延时,满足了绝大多数场合的实时性要求。

摘要：为了减少低压差线性稳压器(Low Dropout Regulator,LDO)电路中的噪声以及输入电压携带的纹波对输出电压精度所带来的影响,提出了一种基于有源滤波思想的优化LDO噪声和电源抑制比(Power Supply Rejection Ratio,PSRR)的电路设计技术,在不考虑功耗以及压差的条件下,采用多级稳压设计以大幅提升LDO的电源抑制比。通过前级LDO电路对输入电压进行稳压,形成二次电源后对后续电路进行供电,同时在后级LDO的基准端加入一级额外的稳压电路进行稳压,并通过低功耗RC滤波器和跨导放大器以减少环路噪声。此外,电路还加入了低噪声前馈电路以及快速启动电路提高LDO的响应速度。基于0.18μm BCD工艺,在5 V输入3.3 V输出,负载电流为10 mA的仿真验证下,测得整体电路在1 kHz时PSRR达到−110 dB,同时在10~100 kHz下其噪声仅为5.3μVrms。同时,通过改变基准端负载电容以及负载电流对LDO的PSRR以及噪声进行仿真,其结果均满足设计需求,有效提高了LDO输出电压的精度。

摘要：为提高低压差线性稳压器(Low-DropOut Linear Regulator,LDO)的稳定性并降低前馈电路所产生的噪声,提出了一种生成自适应补偿零点的低噪声前馈电路。该前馈电路通过镜像调整管的负载电流,通过低值反馈电阻形成高增益反馈信号,与LDO输出电压经反馈网络传递给反馈端的信号耦合形成由负载电容、负载电流控制的可控零点,可有效提高LDO电路整体的稳定性。此外,电路内部加入了产生动态极点的自适应电流补偿电路以保证次极点不会对环路的相位裕度产生影响。基于0.18μm BCD工艺设计,该电路在0~800 mA的宽负载范围、5 V输入3.3 V输出下相位裕度均高于48°,适用负载电容范围≥1μF,同时该LDO在10~100 kHz的频率范围内输出噪声仅为5.0617μVrms。

摘要：首先介绍“九五”期间研制的LSMPP协处理器的数据缓冲器的功能与设计 ,并从降低活动因子的角度提出了一种针对低功耗的改进 ,如果阵列的大小为N×N ,则功耗可以降低到“九五”期间方案的 1/N 然后又提出一种针对引出头的减少的改进方法 ,引出头的减少是与互连方案有关的 ,一路串行互连方案可以减少 4N个 ,两路并行互连方案可以减少 8N个 最后提出了一种新的数据缓冲器的设计方案 ,每一时刻只有一个PE的数据缓冲器是传送数据的 ,功耗降低为“九五”期间方案的 1/ (N×N) 。

摘要：提出了一种计算机体系结构的统一模型,将基于数据流计算与基于构令流计算的体系结构统一到基于指令流计算的体系结构上来,命名为Unified-ISA模型.使基于数据流计算的ASIC电路与基于构令流计算的RCDevice电路的设计,统一为基于指令流计算的SIMD PE阵列上的程序设计.

摘要：传统微处理器体系结构不能很好地匹配媒体处理应用的特点.针对处理器与存储器之间日益增长的性能间隙问题,分析了传统微处理器对媒体处理应用的通讯瓶颈;通过分析Cache存储器的特点,得出了传统的Cache结构并不适合现代媒体处理应用的结论,讨论了目前针对处理器通讯瓶颈的一些解决办法;提出了一种以大容量流寄存器堆替代Cache作为中间缓冲器,并能适合于媒体处理应用的金字塔存储层次体系结构设计.该体系结构具有三级并行数据带宽存储层次,即片外SDRAM、全局寄存器堆和局部寄存器堆.三级并行存储层次所能提供的带宽依次提高一个数量级,带宽之比为1∶16∶256,从而可以有效地支持卫星遥感图像预处理对数据带宽的需求.

摘要：针对伪固定频率自适应导通时间控制器频率特性差与输出纹波大的问题,提出了一种新颖的内部补偿改进方案。一方面通过在内部导通时钟电路中加入校正补偿方案,提高了系统开关频率的稳定性;另一方面在每次高端功率管导通时,在基准上开始叠加与开关周期呈正比的斜坡补偿信号,并在同步续流管关断时,使叠加信号复位,降低了输出反馈端对纹波的要求。该设计方案已在一款基于0.5μm BCD工艺的单片DC-DC控制器芯片中得到验证,测试结果显示,系统工作频率稳定在400kHz,随输入输出电压变化小于5%。负载电流从0～6A的突变中,输出电压的上升与下降沿的跳变小于70mV,且稳定后的纹波小于20mV。