摘要：首先介绍“九五”期间研制的LSMPP协处理器的数据缓冲器的功能与设计 ,并从降低活动因子的角度提出了一种针对低功耗的改进 ,如果阵列的大小为N×N ,则功耗可以降低到“九五”期间方案的 1/N 然后又提出一种针对引出头的减少的改进方法 ,引出头的减少是与互连方案有关的 ,一路串行互连方案可以减少 4N个 ,两路并行互连方案可以减少 8N个 最后提出了一种新的数据缓冲器的设计方案 ,每一时刻只有一个PE的数据缓冲器是传送数据的 ,功耗降低为“九五”期间方案的 1/ (N×N) 。

摘要：提出了一种计算机体系结构的统一模型,将基于数据流计算与基于构令流计算的体系结构统一到基于指令流计算的体系结构上来,命名为Unified-ISA模型.使基于数据流计算的ASIC电路与基于构令流计算的RCDevice电路的设计,统一为基于指令流计算的SIMD PE阵列上的程序设计.

摘要：传统微处理器体系结构不能很好地匹配媒体处理应用的特点.针对处理器与存储器之间日益增长的性能间隙问题,分析了传统微处理器对媒体处理应用的通讯瓶颈;通过分析Cache存储器的特点,得出了传统的Cache结构并不适合现代媒体处理应用的结论,讨论了目前针对处理器通讯瓶颈的一些解决办法;提出了一种以大容量流寄存器堆替代Cache作为中间缓冲器,并能适合于媒体处理应用的金字塔存储层次体系结构设计.该体系结构具有三级并行数据带宽存储层次,即片外SDRAM、全局寄存器堆和局部寄存器堆.三级并行存储层次所能提供的带宽依次提高一个数量级,带宽之比为1∶16∶256,从而可以有效地支持卫星遥感图像预处理对数据带宽的需求.

摘要：针对伪固定频率自适应导通时间控制器频率特性差与输出纹波大的问题,提出了一种新颖的内部补偿改进方案。一方面通过在内部导通时钟电路中加入校正补偿方案,提高了系统开关频率的稳定性;另一方面在每次高端功率管导通时,在基准上开始叠加与开关周期呈正比的斜坡补偿信号,并在同步续流管关断时,使叠加信号复位,降低了输出反馈端对纹波的要求。该设计方案已在一款基于0.5μm BCD工艺的单片DC-DC控制器芯片中得到验证,测试结果显示,系统工作频率稳定在400kHz,随输入输出电压变化小于5%。负载电流从0～6A的突变中,输出电压的上升与下降沿的跳变小于70mV,且稳定后的纹波小于20mV。

摘要：传统的反激变换器多采用初级侧控制方法,即通过光电耦合器传递反馈信号的方法,由于光电耦合器的电流传输比与温度以及使用时间成负相关,导致电路可靠性下降,环路增益变差;近年来提出的原边反馈控制方法,即通过引入辅助绕组反馈输出电压,这种采样方式的误差较大,而且控制方法更为复杂。因此本文提出了次级侧控制策略,输出电压反馈误差信号可以直接接入脉宽控制电路,避免引入光电耦合器与辅助绕组,减小变换器面积与成本。针对较高工作频率下硬开关方式产生的开关损耗呈指数增长,以及电磁噪声更加严重的问题,本文采用一种软开关方法,通过对次级侧整流开关管注入软开关的驱动窄脉冲信号,实现初级侧功率开关管的零电压开通。综上,本文提出一种次级控制软开关反激变换器的设计方案,设计出一款典型输入28 V,输出5 V/15 W的原理样机,通过对样机的测试验证,得出本文提出的控制方法,能够在全电压范围内和全负载范围内实现零电压开通,使反激变换器在满载状态下效率达到90.8%,相较于传统控制方法效率提升了5%~6%。

摘要：根据 CPU中指令的不同 ,实现了一种可配置的桶式移位器 ,可以将移位器配置为通用移位器或对位移位移位器 .采用这种桶式移位器 ,可以使采用部分译码方式的移位器在原有功能的基础上增加对位右移的功能 ,并同时产生满足 IEEE舍入要求的附加位 .在增加少量控制逻辑的基础上 ,使浮点运算的对位移位器与定点运算实现移位操作的通用移位器合二为一 ,增强了桶式移位器的可复用性 ,减少了 CPU芯片的面积 ,不需增加关键路径的长度 ,电路布线规整 ,易于 VL

摘要：随着数字信号处理器制造工艺的进步,总线的功耗已经成为数字信号处理器功耗的主要组成部分。研究了LS DSP数字信号处理器地址总线、数据总线、内部数据总线三类总线的低功耗设计技术,主要采用了总线编码的方法实现总线的低功耗。实验结果表明,LS DSP采用总线低功耗技术后,有效地降低了总线的功耗。

摘要：为了满足空间应用对于浮点计算的需求,设计了一款兼容SPARC V8指令集的浮点协处理器.该浮点协处理器实现了除平方根和四精度指令以外的所有浮点指令,并采用独立的加法、乘法和除法流水路径.设计中根据整点单元的译码级结果来产生针对浮点协处理器各数据路径的时钟门控信号,从而实现了微体系结构级的浮点协处理器时钟门控,在静态功耗基本不受影响的情况下,可以消除对应数据路径空闲状态的动态功耗.在中芯国际的0.18μm CMOS工艺上的实现结果与既有设计相比较,最大时钟频率提高了32%.

摘要：论证了频率调制技术的基本原理，通过调制恒定不变的时钟频率，将单个谐波的能量分散到一定的频带上，从而降低谐波频率电磁干扰（EMI）峰值．通过对3种调制方式进行研究和对比后，采用基于三角波图形调制方式设计了一种降低开关电源EMI的电路．测试结果表明，该电路可以使AC／DC开关电源的传导EMI降低3．5～5．7dB，有助于在开关电源系统板级设计时抑制EMI．

摘要：针对定制设计中的触发器单元,提出了一种双移位寄存器链单粒子实验验证方法,利用该方法对基于0.35μm CMOS/SOI工艺、普通结构设计的抗辐射触发器,分别在北京串列加速器核物理国家实验室和兰州重离子加速器国家实验室进行了单粒子实验.实验结果表明,该抗辐射触发器不仅对单粒子闩锁效应免疫,而且具有非常高的抗单粒子翻转的能力.