摘要：针对片上树型网络设计,采用胖树结构来降低根节点阻塞的瓶颈效应,同时以低响应时间作为主要指标,基于该胖树结构提出了一种由交叉点开关网格组成的网络结构.网络设计中,采用了一种面向变消息优先级的树型结构来缩短部分关键路径的级数;同时利用设置参数的方式增强对向上和向下消息传输路径的控制,使得整体级数从2logn减少到logn+log(logn).该设计仍保持着树型结构传输局部性的优点,最差响应时间为Ο(logn),且网络规模越大,树中相应节点间的可行路径越多、容错能力越强.

摘要：本文通过对混合基4/2 FFT算法的分析,在优化采样数据、旋转因子存储及读取方法的基础上,提出了将N= 2~m点,m为奇、偶两种情况的地址产生统一于同一函数的算法,并设计了简单的插入值产生及快速插入位置控制电路,从而用一个计数器、同一套地址产生硬件,通过简单的开关模式控制,可实现任意长度FFT变换的地址产生单元,该地址产生单元在一个时钟周期内产生读取所需旋转因子及并行访存4个操作数的地址。本文设计的FFT处理器每周期完成一个基4或2个基2蝶式运算,在吞吐率高、资源少的基础上实现了处理长度可编程的灵活性,同时避免了旋转因子重复读取,降低功耗。

摘要：本文基于面向对象技术和嵌入DOS系统下的PC定时中断系统，设计并实现了具有强实时性特点FIFO类。它不仅能够实时接收并存储以20ms为周期的实时数据，弥补嵌ADOS系统实时性不强的缺陷，而且可以避免采用价格高出数倍的高速FLASH电子盘存储数据，大大降低系统的硬件成本。文章讨论了强实时性FIFO类的设计及实现技术，并给出实例。

摘要：采用VHDL语言输入，综合工具综合的自顶向下的设计方法是当前电子设计发展的趋势。但VHDL语言本身是基于仿真，而不是专为综合而设计的，许多VHDL语言结构在综合时将会引起一系列的问题。本文详细地分析了VHDL语言的可综合性问题。

摘要：文章介绍了应用温备份容错的思想,基于温备份容错计算机的设计和实现中需要注意的核心问题,及相关的解决方案。

摘要：文章介绍了在特定三机冗余热备份硬件环境下,实现1553总线协议BC/BBC配置的几种方案,并进行比较讨论,以及在软件设计中需要考虑的诸如故障处理、实时性等问题。

摘要：高性能DSP处理器与FLASH存储器的接口设计是开发基于TMS320C6000系列DSP的嵌入式实时系统的一项重要技术。以基于三个TMS320C6201/6701DSP芯片开发成功的嵌入式并行图像处理实时系统为例,介绍了高性能DSP处理器与FLASH存储器的接口设计技术以及引导程序的生成。

摘要：本文针对图象匹配技术在飞行器巡航制导和导弹末制导中的应用，分析了在传统串行结构上执行图象匹配算法时影响执行速度提高的因素，以及相关匹配算法的实时性及并行性，为了提高相关匹配算法的匹配实时性，提出了一种加速执行图象匹配算法的硬件并行结构(二维并行卷积器)。通过引入多级流水、多条流水线和多个并行处理单元，使该结构的二维卷积器在计算卷积时大大减少了存储器的访问操作次数，从而加速了图象匹配的操作，增强了图象匹配的实时性。

摘要：为降低具有区间参数印刷电路板的动力响应,建立了PCB组件的动力学区间分析模型,采用Block-Lanczos法求解固有频率,采用模态叠加法求解加速度功率谱激励下的区间动力响应。通过区间敏感度分析比较了影响目标变量的设计参数,对关键参数的取值区间进行了优化。算例表明,该方法可以获得此类区间问题的优化近似解。

摘要：对系统级设计中的硬软件分割问题建立数学模型,将系统级设计工具提供的性能分析功能与模拟退火算法相结合,设计了一种软件导引的模拟退火算法。该实现中将嵌入式系统性能指标(任务的执行时间)作为约束,将实现代价以及功耗作为硬软件分割方法优化的目标。在保证系统的设计目标(任务执行时间)满足要求的基础上,通过选择系统中各模块实现代价和功耗较小的实现方法,进而优化整个系统的实现代价和功耗,彻底改变了以往航天应用的嵌入式系统设计中依赖人工经验进行硬软件划分下现状。