摘要：为了防止空间应用SRAM出现SEU错误累积,提出了一种优化的读→校验→回写刷新机制.该机制实时监测处理器状态,当处理器对外部主存进行读操作时,由存储器控制器自主地(即不需处理器干预)对读操作的存储单元进行刷新操作;当处理器进行访问外部主存以外的其他操作时,由存储器控制器自主的对所有的存储单元进行遍历式刷新操作,该机制可以避免长时间未被读的存储单元发生SEU错误的累积,保证SRAM单元中发生错误的比特位数小于校验码的纠检错能力.最后,通过向SRAM随机注错的方法对本机制的存储器控制器进行验证,结果表明存储器控制器满足设计要求.

摘要：本文提出并实现了一种面向电流模式单片开关DC/DC转换器的低压高效片上电流采样电路.该电路利用功率管等效电阻电流检测技术和无需OP放大器的源极输入差分电压放大技术,使电路的应用范围可低达2.3V;-3dB带宽12MHz;在最大负载电流情况下的静态电流峰值仅19μA,比常规采用功率管镜像电流检测技术的静态电流峰值低1.5个量级左右.转换器基于0.5μm 2P3M Mixed Signal CMOS工艺设计制作.测试结果表明,电流检测电路的最大检测电流1.1A,转换器的输入最低电压2.3V,重负载转换效率高于93%.

摘要：随着军用电子系统的信息化、智能化、集成化水平不断提升,其所需实现的任务种类和数量越来越多,其所处作战环境也越来越复杂,使得其对高性能高可靠处理器的需求越来越迫切.针对军用电子系统对处理器的高性能应用需求,本文运用双发射指令执行技术、分支预测优化技术以及紧耦合的片上存储管理技术等提升处理器的指令执行效率;针对军用电子系统对处理器的高可靠应用需求,本文应用基于锁步结构的指令恢复技术来提高处理器的容错能力,并采用ECC校验技术和冗余备份技术来提高片上存储系统的纠检错能力和可靠性水平.最终,实现了一款性能达到2 DMIPS/MHz、主频达到300 MHz的面向军用电子系统高性能高可靠处理器.

摘要：设计了一个运动估计协处理器，用来从硬件的角度解决图像匹配的实时性问题。首先介绍图像处理中的运动估计技术，然后介绍运动估计技术中常用的块匹配算法及判据的选择，最后详细介绍了运动估计协处理器的设计及其实现。

摘要：LTCC(低温共烧陶瓷)技术是现代集成电路设计的新型工艺.基于此工艺,提出了一种具有宽通带的带外无反射滤波功分器的设计方法和实际结构.整体结构由耦合带通结构、带外吸波结构和功分结构组成.通过采用强耦合四分之一波长耦合传输线,实现了较宽的通带.采用带有吸波电阻的带阻滤波器,实现了带外吸波,防止回波造成前级射频器件的损坏或降低射频前端系统的线性度,从而提高通信系统的通信质量.为了验证所提出的设计方法,全波仿真了工作频率在6.85 GHz,相对带宽74%的滤波功分结构,仿真结果与理论设计吻合,验证了设计理论的可实现性.

摘要：基于对卫星导航设备精度要求越来越高的应用需求,设计了一种差分导航信息收发系统,其中基准站采用高速率的无线传输及4G传输的方式传输差分信息,移动站利用无线电或4G方式接收到差分信息后利用载波双差法进行自主差分定位,为用户提供高精度定位结果,同时移动站还可将接收到的差分信息通过WiFi和串口中继转发,为其他导航设备提供差分信息。通过陆上跑车、湖上跑船试验验证可知,该差分系统的差分定位精度可达5 cm以下,比单点定位(2~5 m)提高两个数量级。

摘要：针对电荷泵锁相环的带宽受限问题,提出带宽随锁相环状态动态变化的自偏置自适应电荷泵锁相环。使锁相环的最大可用带宽与参考信号的频率成线性关系,消除环路带宽受最小参考信号频率的限制,并且使其与工艺、电压和温度无关。根据环路的工作状态动态调节系统的带宽,在提高锁相环锁定速度的同时改善输出信号的噪声性能。采用0.18μm1.8V1P6MN阱标准CMOS数字工艺完成设计,版图面积为0.048mm2。仿真结果表明,当参考信号在2.8MHz到26.6MHz的范围内变化时,输出信号的相对抖动峰峰值小于1.6%,工艺、电压和温度对相对抖动的影响小于2.1%,所有情况下的功耗都小于20mW。

摘要：通过分析传统处理器针对媒体处理应用的通讯瓶颈以及媒体处理应用的特点,得出了Cache结构并不适合现代媒体处理应用的结论,并提出了一种新的、适合于媒体处理应用的存储器体系结构来作为媒体处理器中的缓冲器。该体系结构具有三级并行数据带宽存储层次,即片外DRAM、全局寄存器堆和局部寄存器堆,三级并行存储层次依次提高一个数量级的带宽,所能提供的带宽之比为1:16:256。从而可以有效地支持卫星遥感图像预处理对数据带宽的需求。

摘要：SoC设计很大程度上依赖于IP核的可重用性。由于各IP核中时钟延时的不同,要将IP核集成到一个同步SoC中时钟分布变得很难。本文介绍了一种SoC时钟同步设计方法,这种方法将可调节延时的时钟电路插入在时钟分布网络中,以取得时钟边沿的匹配和同步。使用可调节电路进行时序调整,减少了设计迭代时间,节约了设计成本。

摘要：在兼容于SPARC -V8体系结构的LS -FT32系统中 ,采用AMBA总线作为片上系统总线。为了与外部设备进行串行通讯 ,必须设计与AMBA总线接口的UART控制器。文中主要介绍了如何用硬件描述语言 (VHDL)来设计实现挂接在AMBAAPB总线上的UART ,以及如何通过可编程逻辑器件 (FPGA)完成对设计的验证 。