摘要：文章详细论述了步进电机细分驱动的原理,设计了一款基于非线性DAC的细分驱动集成电路。重点讨论了3位非线性DAC的原理、权电阻网络的选择和计算,并给出了实际电路。HSPICE仿真证明了设计方案和理论分析的可行性和正确性。

摘要：　介绍了一种CMOS流水线结构高速高精度A/D转换器,该器件具有50MHz工作频率和10位分辨率。设计采用双采样技术,提高了有效采样率;由于运用了冗余数字校正技术,可以采用低功耗的动态比较器。对转换器的单元结构进行了优化,并对主要电路进行了分析。

摘要：随着绝缘体上硅(SOI)技术的快速进展,SOI集成电路的静电放电(ESD)保护已成为一个主要的可靠性问题.研究了基于PD SOI工艺的栅耦合N型金属氧化物半导体管(GCNMOS)电源箝位保护电路,以形成全芯片ESD保护网络.利用HSPICE仿真的方法,可以准确地确定R值和C值,以确定合理的触发电压.根据PD SOI工艺特点设计了基于不同体偏置类型、不同源漏注入类型和不同栅宽的NMOS管的各种GCNMOS电源箝位保护电路,并进行了MPW流片及TLP测试分析,得到源漏深注、体悬浮的H型栅NMOS组成的GCN MOS电源箝位保护电路的抗ESD能力最好,单位宽度(1μm)抗HBM ESD能力可达9.25 V.

摘要：人工表面等离激元(Spoof Surface Palsmon Polaritons,SSPP)是由入射电磁波与电磁媒质相互作用,导致媒质表面电子发生集体振荡,所产生的一种表面混合电磁模式,具有波动与粒子的双重性质.在空气一侧,SSPP表现出波动的性质,以电磁波的形式沿媒质界面纵向传输,而在界面法向,场以指数函数衰减;在电磁媒质一侧,SSPP表现为群电子振荡的性质,在法向,场依然按照指数函数衰减;并且,群电子振荡的振幅略小于电磁波波动的振幅.因此,SSPP具有诸多奇特的电磁性质,如场局域特性,深亚波长特性,以及非线性频率色散特性,等等,在微波电胳设计、天线设计、隐身材料与隐身结构设计、电子对抗等领域都具有非常重要的应用价值.文章主要综述了SSPP在小型化微波器件方面的研究进展,包括微波集成电路、滤波器、环形器、传感器、天线、涡旋波发生器等等,为小型化微波器件设计与应用提供借鉴.

摘要：目的设计一个具有轨对轨输入和输出摆幅的两级CMOS运算放大器。方法输入级采用两对单一类型的n沟道差分对管作为输入管,用两个相同的n沟道源跟随器来完成输入电平的直流电平转移,实现了轨对轨的输入摆幅;输出级采用前馈甲乙类控制的轨对轨输出级,保证了轨对轨的输出摆幅和较强的驱动能力。结果用标准的0.6μm CMOS BSIM3v3模型库对该放大器进行了仿真,开环电压增益、单位增益带宽和相位裕度分别达到了113.57dB,11.9MHz和53,°输入级跨导的变化在±5%内。结论所设计运算放大器其输入和输出摆幅为轨对轨,满足设计所提要求。

摘要：以标准3-μm双阱CMOS工艺为基础,开发了高低压体硅CMOS工艺,解决了低压CMOS和高压LDMOS工艺兼容性问题。基于RESURF原理,设计了八边形结构的高压LDMOS;完成了低压控制电路与高压LDMOS集成专用高速高压驱动器的设计。测试结果表明,高压LDMOS的开通电阻约为22Ω,击穿电压不高于130V;专用高速高压驱动器功能指标达到设计要求。

摘要：本文介绍了一个基于RISC体系结构的32位浮点嵌入式MCU的设计实现。该MCU内含128kbit的SRAM、采用哈佛结构、四级指令流水线、32位指令字长和内部43位数据字长。MCU内部设置多个快速寄存器及采用硬连线逻辑代替微程序控制的方法,加快了微处理器的速度,提高了指令执行效率。设计中还采用对寄存器同步写、异步读的方式避免了数据相关问题。

摘要：LS-DSP是面向数据密集型和控制密集型处理应用的需要,而开发的高性能数字信号处理器。本文主要介绍LS-DSP内有特点的逻辑设计技和低功耗设计技术。LS-DSP采用0.18ΜMCMOS工艺制造,集成度为1000万器件,芯片面积5×5MM2,主频为120MHZ,典型应用的平均动态功耗为325.084MW。

摘要：随着集成电胳制程趋于极限,登纳德缩放定律逐步失效,芯片的功率密度逐渐提升,尤其是在5G、物联网以及高性能计算快速发展的驱动下,单芯片面积也在增大,热耗散问题日趋严重,传统的冷却方式已无法保证芯片的可靠工作.将热沉制备在芯片内部可以避免封装材料的导热热阻和多层界面热阻,提升冷却性能和冷却效率.学术界针对芯片的嵌入式微流体冷却开展了大量卓有成效的研究和探索,不断提出新型通道结构设计方案,包括平行长直通道、歧管通道、射流通道等.旨在于优化泵功和热阻,在小压降下实现高效冷却.然而,随着芯片面积的增大,在限域空间实现高效冷却将更加困难,工艺难度和制造成本限制了嵌入式液冷的大规模商业化使用,目前在实际IC芯片内演示的冷却方案验证了嵌入式冷却的性能,但复杂度高,兼容性差,冷却性能有待进一步提升.尤其是在3D封装架构下,需要提出兼容小型化、高密度封装的通道结构,通过协同设计,在保证电学互连的前提下实现层间冷却.在优化通道结构设计的同时,还需要简化工艺,降低成本,提升嵌入式微流体冷却的工艺可靠性和长期工作可靠性,才能推进嵌入式微流体冷却技术的实际应用.

摘要：电压降问题日益严重,为了加速电源网络设计收敛,本文对底层规划阶段电源网络拓扑优化展开研究,将其描述为带约束的优化问题,并提出一种近似直接搜索法,通过不断更新电源网络拓扑,在满足约束条件的前提下,逼近目标函数.实验结果表明,该方法比均匀分布法最大节省20.12%的电源线面积,并且优化性能随电源网络规模的增大而提高.