摘要：电流型控制是开关变换器控制方式的主要发展方向。论述峰值电流控制和平均电流型控制的工作原理及电路的主要特点。针对平均电流型控制电路,给出了系统稳定性的设计方法。

摘要：随着CMOS工艺的发展,器件尺寸逐渐缩小,短沟道效应的影响日益突出。共源共栅电流源可以很好地抑制小尺寸效应,但其消耗的电压余度较大,偏置电路设计繁琐。因此介绍了一种采用自偏置低压共源共栅电流源的带隙基准电路结构,用两个电阻代替了偏置电路。仿真结果显示,该带隙基准电路的最低电源电压约为2.98V,相对于普通的共源共栅结构,降低了2个MOSFET阈值电压;工作在最低电源电压下,功耗约为270μW,相对于带偏置电路的结构,降低约75μW。仿真结果证明,该电路能够简化共源共栅电路的设计和调试,并减少低压共源共栅电路的功耗。

摘要：本文针对图象匹配算法中的乘法运算与差运算的一类并行计算问题 ,设计了一种图象分块平均绝对差匹配并行算法。该算法对于 N× N的参考图像、与处理元阵列大小相同的 M× M的实时图象 (N=BK,K=M,B>1) ,可通过将参考图像分成 B× B个图像块的分块匹配来实现 。

摘要：介绍了SOI技术的优势和器件建模的意义.针对0.35μm SOI CMOS工艺的开发,设计了用于建模的测试芯片.对于SOI MOSFET中存在的自加热等寄生效应设计了参数提取的流程,并设计了相应的测试方法.在得到所需的测试数据后,采用局部优化方法进行参数提取.最后通过模型仿真结果和测试数据的比较证明了建立的0.35μ mSOI CMOS模型有较高的精度.

摘要：根据BP译码算法,设计了一种高速部分并行QC_LDPC码译码器结构,该结构适用于所有其校验矩阵具有准循环特性的LDPC码.针对传统BP译码器的结构复杂度高,系统运行频率低和吞吐率小等特点,本设计将BP译码算法中大量的复杂函数运算通过查找表的方法来实现;校验节点和变量节点的处理均采用5级流水线的方式;采用提前终止迭代译码策略.本设计能有效地减少译码器硬件实现复杂度,同时提高系统运行地频率和数据吞吐率.

摘要：介绍了一种高电压、大电流、高功率密度无刷电机门极驱动器.电路中利用VDMOS并联扩容的方法实现更大的电流,通过混合集成工艺对电路的布局布线进行优化.重点阐述了并联VDMOS工作时电流均衡的可行性,并对相关关键参数进行了分析,使电路能够满足270V/40A功率要求.

摘要：焊点作为封装中的重要互连结构,其可靠性评估一直是电子封装领域中关注的重要研究主题.由于封装可靠性越来越多地面临与芯片制程和封装工艺协同设计等需求,因此,发展快速、高精度的焊点可靠性评估手段进而支撑芯片制程-工艺-可靠性协同设计成为该领域关注的焦点问题.随着数据驱动方法与电子封装可靠性领域交叉研究的推进,基于数据驱动模型的焊点寿命预测方法已经得到了一些关注,并取得了一些进展.已有不少研究者将人工神经网络、径向基函数神经网络、循环神经网络和卷积神经网络等典型数据驱动模型推广应用到了电子封装中焊点疲劳寿命的预测和评估,该发展趋势给电子封装中焊点疲劳寿命的快速、高精度可靠性评估带来了新的希望和可能.对目前电子封装领域中焊点疲劳寿命预测方面主流的数据驱动方法研究现状进行了介绍和评述,并且对基于数据驱动的电子封装焊点疲劳寿命可靠性评估方法未来发展方向和面临的挑战进行了展望和分析.

摘要：为满足点对点高速串行数据通信的需求,设计了一款适用于点对点高速串行数据通信的发送器芯片.该发送器包括产生高速时钟的内嵌锁相环倍频电路、集成8B/10B编码电路以及并串转换电路等模块.根据数模混合信号设计的特点,在电路设计上采用了CMOS、CML及BiCMOS等多种电路拓扑结构以提高芯片性能;在版图设计上采取了减小噪声耦合的措施.该发送器采用2P2M0.6μmBiCMOS工艺实现,芯片面积2.4mm×2.5mm,陶瓷封装.测试结果表明:该发送器的逻辑功能正确,串行传输速率达400Mbps,功耗350mW.

摘要：随着集成电路进入SoC(System-on-Chip)时代,IP复用在SoC系统设计、集成过程中不可避免,不同IP核与总线之间的接口差异已经成为IP复用的主要障碍.通过研究各种IP核的总线接口特征,本文设计实现了一种面向AHB总线从单元的可复用接口,通过硬件和软件两个层次的配置,该接口可满足某一具体外设对接口的要求.目前该接口模块已成功应用在三角函数、UART、CAN等外设的集成中.

摘要：ARINC429总线标准定义了航空电子设备间的互连方式,被广泛的应用于航空电子设备中。文章提出了使用NIOSII处理器和FPGA来开发ARINC429通信板的一种方法,提高了数据传输的灵活性和可靠性。