摘要：基于以太网交换芯片作为网络核心器件广泛应用于通信领域设计实现了8端口管理型千兆以太网交换芯片。除了实现以太网数据帧交换外,还实现了端口使能、端口保护、链路聚合、端口镜像、速率控制、发送队列调度、缓存访问、软件全局复位等安全和可靠性功能。完成验证和版图设计后在国内65 nm工艺线上完成流片,在国内军封线上完成封装、测试和筛选等制造环节。国产网络设备测试表明:功能满足协议和设计要求,丢包率为0%,吞吐量与理论值一致。该芯片设计、工艺和关键原材料均实现国产化,可应用于船舶、武器装备、航空航天等领域。

摘要：某发动机控制器中驱动板采用液冷散热技术,为此开展了液冷板的散热性能仿真优化设计与力学性能评估。首先基于液冷板外形结构提出一种S形流道结构设计方案,接着仿真验证了液冷板的散热性能,并基于仿真结果优化了流道结构。优化结果表明,液冷板上最大温差由10.41℃降为4.82℃,满足温差不大于5℃的设计要求,散热性能改善117%。进一步评估流体入口压力10 MPa工况下的液冷板力学性能,流-固耦合仿真得到的最大等效应力为71.59 MPa,远低于液冷板铝合金材料屈服强度255 MPa,力学结构可靠。

摘要：阐述RGMII接口是简化的GMII接口,解决GMII接口信号线过多造成的布线复杂和功耗大的问题。首先研究IEEE802.3千兆以太网MAC控制器的GMII接口协议和RGMII接口规范,分析在千兆以太网MAC控制器中两种接口转换的实现方案,包括RGMII正常和延迟模式的实现方案。用Verilog HDL完成代码实现,通过NC-SIM仿真和Quartus-II实现后下载到FPGA板验证,表明功能正确。最后将实现的RGMII应用到某以太网交换芯片。在交换芯片的功能板上两PC机通过RGMII接口和Marvell 88E1145等器件实现数据正确传输。通过这些流程,形成标准接口转换IP,可直接应用于其他产品。

摘要：现在的支持TLP、DLP和OLP 3种计算模式的系统芯片/阵列芯片是不统一的,没有自然反映时空计算的概念和数学语言的特点,带来了计算机应用、设计和制造的多样性与复杂性.因此,该文从时空计算的概念和数学语言的特点出发,提出了计算模式的编程语言和体系结构的统一研究.

摘要：为解决空间应用的延迟锁相环中压控延迟线易受单粒子扰动问题,提出了一种加固的压控延迟线结构。在分析了传统压控延时单元的单粒子敏感性基础上,通过在延时单元的输出节点之间增加2个NMOS管和2个PMOS管形成正反馈结构,提高了延时单元的抗单粒子瞬态特性。在输入参考时钟为1 GHz时,先通过计算机辅助设计技术(TCAD)混合仿真验证了该单元的加固效果:当LET值∅1为20 MeV·cm^(2)/mg时,提出的加固结构将电压扰动幅度降低了44.9%;当LET值∅2为80 MeV·cm^(2)/mg时,翻转电压降低幅度为23.7%。再基于Spice仿真,验证了在延迟锁相环实际工作的锁定状态下,该结构起到了抑制压控延迟线中单粒子瞬态的作用。仿真结果表明,对比传统的加固方法,提出的加固压控延迟线结构在只付出13.6%的面积增加代价下,在533 MHz~1 GHz的频率范围内实现了对两种LET值下的单粒子瞬态免疫。

摘要：基于65 nm体硅CMOS工艺,采用移位寄存器链方式对普通触发器(DFF)、2种双互锁触发器(DICE-DFF,FDICE-DFF)、普通触发器空间三模冗余(TMR-DFF)和2种普通触发器时间三模冗余(TTMR-DFF300,TTMR-DFF600)这6种结构进行单粒子翻转(SEU)性能试验评估。利用Ti、Cu、Br、I、Au和Bi这6种离子对被测电路进行轰击,试验结果表明,普通触发器单粒子翻转截面最大,约为3.5×10^(−8)~1.7×10^(−7) cm^(2)/bit;时钟间隔时间600 ps的时间三模冗余结构触发器单粒子翻转截面最小,约为5×10^(−11)~7×10^(−10)cm^(2)/bit,仅为普通触发器的0.1%左右。同时,针对6种触发器单元,从速度、面积、晶体管数量以及抗SEU性能多方面进行综合分析,为后续超大规模集成电路抗SEU设计提供了一定的指导意义。

摘要：延迟锁相环中的压控延迟线是对单粒子事件(single event,SE)最敏感的子电路之一,其主要包括偏置电路和压控延时单元.利用双指数电流拟合3-D TCAD混合仿真中的单粒子瞬态(single-event transient,SET)电流,分析了压控延迟线对SE的敏感性.根据响应程度和电路结构的不同,对偏置电路进行了冗余加固;同时,对压控延时单元中提出了SET响应检测电路.在输入信号频率为1 GHz,电源电压1.2 V,入射粒子LET值为80 MeV·cm^(2)/mg的条件下,Spice仿真表明:和未加固电路相比,偏置电压V_(bn)和V_(bp)在受到粒子轰击后,翻转幅度分别下降了75%和60%,消除了输出时钟信号中的丢失脉冲;设计出的检测电路能够将各种情况下有可能出现的SET响应指示出来,提高了输出时钟信号的可靠性.

摘要：为评估鳍式场效应晶体管(FinFET)的本征抗辐射能力,本文通过三维工艺计算机辅助设计(TCAD)仿真研究了14 nm FinFET工艺的单粒子瞬态(SET)特性。研究结果表明,在不同的线性能量传输(LET)值及不同的入射位置下,FinFET器件具有不同的单粒子敏感性。SET脉冲宽度随LET值的增大而展宽。此外,SET特性与粒子轰击位置的关系呈现出复杂性。对于低LET值(LET≤1 MeV·cm^(2)/mg),SET特性与重离子的入射位置具有很强的依赖性;对于高LET值(LET>10 MeV·cm^(2)/mg),由于加强了衬底的电荷收集,SET特性与粒子轰击位置的依赖性减弱。

摘要：针对浮点乘仿真验证中测试用例空间大、覆盖不全面和边界角用例定位困难等问题,提出了一种基于Hensel引理的规格化边界角浮点乘测试用例生成模型,并从正规格化和负规格化边界角浮点数两方面对测试用例及乘积结果进行了分类讨论.结果表明,与传统的边界角验证法相比,文中模型的平均检错率提高了约7.39%,不同浮点数位宽下的浮点乘检错率最高可增加9.77%,有效提高了浮点乘功能验证的覆盖率和设计可靠性.

摘要：解决了在RISC处理器中嵌入高精度FPU的问题,提出一种细粒度的基于集中控制和分段数据处理的扩展双精度FPU集成方法,该方法通过细分浮点指令的执行状态,然后以执行状态为基本粒度生成与之对应的FPU控制信息,最后根据控制信息分段处理目标操作数,并通过流水化的形式实现数据的回写。基于一款SPARC V8型微处理器对上述方案进行了设计实现、仿真验证及分析。结果表明,该FPU集成方法与公开文献的方案相比,浮点指令关键路径缩短61%,硬件消耗减小16.9%,浮点计算效率提高1.7倍,可用于将扩展双精度FPU集成到RISC处理器中,并使两者高效协同运算。