摘要：基于改进的Euclid算法,提出了一种仅含两个折叠计算单元的结构,并用三级流水线结构整体实现以提高吞吐率.将常规有限域乘法器转化到复合域中实现,降低了芯片的复杂性和关键路径延迟.以RS(255,239)为例,基于TSMC 0.18标准单元库的译码器电路规模约为20 614门,在相同纠错能力下,该结构相比较于传统的并行脉动阵列结构,其硬件复杂度可减少60%左右.

摘要：路由器是实现片上网络(Network-on-Chip,NoC)的核心组件.针对NoC不同时钟域间通信问题,以双时钟异步FIFO替代一般路由器中的跨时钟域接口电路,提出了一种适用于二维网格拓扑结构NoC的多时钟路由器结构.采用Verilog语言完成相关设计工作,FPGA综合结果表明该路由器占用资源少,工作频率可达475.29 MHz,有效提高了数据传输速率.基于SMIC 0.13μm CMOS工艺,对不同深度FIFO的多时钟路由器综合结果进行比较,进一步分析了缓存大小对路由器性能和成本的影响.

摘要：首先通过一维自洽求解薛定谔/泊松方程,研究了AlGaN/GaN双异质结构中AlGaN背势垒层Al组分和厚度对载流子分布特性的影响.其次利用低压MOCVD方法在蓝宝石衬底上生长出具有不同背势垒层的AlGaN/GaN双异质结构材料,通过汞探针CV测试验证了理论计算的正确性.理论计算和实验结果均表明,随着背势垒层Al组分的提高和厚度的增加,主沟道中的二维电子气面密度逐渐减小,寄生沟道的二维电子气密度逐渐增加;背势垒层Al组分的提高和厚度的增加能有效的增强主沟道的二维电子气限域性,但是却带来了较高的寄生沟道载流子密度,因此,在AlGaN/GaN双异质结构的设计时,需要在主沟道二维电子气限域性的提高和寄生沟道载流子密度抑制之间进行折中考虑.

摘要：利用Sentaurus-TCAD建立了CMOS与非门电路的二维电热模型,仿真研究了在电磁脉冲注入下,CMOS与非门电路产生的扰乱和损伤效应及其机理。结果表明,在EMP注入下,电路输出电压、内部的峰值温度呈周期性的"下降-上升",当注入功率较大时,EMP撤销后输出电压停留在异常值,PMOS源极电流增加,温度不断上升,最终烧毁在PMOS源极,这是因为器件内部产生了闩锁效应。随着脉宽的增加,损伤功率阈值减小而损伤能量阈值增大,通过数据拟合得到脉宽与损伤功率阈值和损伤能量阈值的关系。该结果可对EMP损伤效应进行评估并对器件级EMP抗毁伤加固设计具有指导作用。

摘要：为了缓解AlGaN/GaN high electron mobility transistors(HEMT)器件n型GaN缓冲层高的泄漏电流,本文提出了具有氟离子注入新型Al0.25Ga0.75N/GaN HEMT器件新结构.首先分析得出n型GaN缓冲层没有受主型陷阱时,器件输出特性为欧姆特性,这样就从理论和仿真方面解释了文献生长GaN缓冲层掺杂Fe,Mg等离子的原因.利用器件输出特性分别分析了栅边缘有和没有低掺杂漏极时,氟离子分别注入源区、栅极区域和漏区的情况,得出当氟离子注入源区时,形成的受主型陷阱能有效俘获源极发射的电子而减小GaN缓冲层的泄漏电流,击穿电压达到262V.通过减小GaN缓冲层体泄漏电流,提高器件击穿电压,设计具有一定输出功率新型AlGaN/GaN HEMT提供了科学依据.

摘要：介绍了准浮栅晶体管的工作原理、电气特性及其等效电路。提出了一种基于准浮栅技术的折叠差分结构,基于此结构设计,实现了超低压运算放大器。采用TSMC0.25μmCMOS工艺的BSIM3V3模型,对所设计运放的低压特性进行仿真,结果表明,在0.8V电源电压下,运算放大器的直流开环增益为106dB,相位裕度为62°,单位增益带宽为260kHz,功耗仅为3.9μW。

摘要：该文提出了一种结构简单的高性能带隙电压基准源。电路设计中采用负反馈箝位技术实现电压箝位,消除了运放自身失调效应的影响,简化了电路设计;输出部分采用调节型共源共栅结构,保证了高的电源抑制比(PSRR)。整个电路采用SMIC0.18μm标准CMOS工艺实现,并用HSPICE进行仿真,结果表明所设计的电路在-15～70℃范围内的温度系数为10.8ppm/℃,直流PSRR为74.7dB,在10Hz^1MHz频带内的总的输出噪声电压为148.7μV/sqrt(Hz)。

摘要：应变Si材料的能带结构是研究设计高速/高性能器件和电路的理论基础。采用结合形变势理论的K.P微扰法建立了(001)面弛豫Si1-xGex衬底上生长的张应变Si的能带结构模型。结果表明:[001]、[001]方向能谷构成了张应变Si导带带边,其能量值随Ge组分的增加而变小;导带劈裂能与Ge组分成线性关系;价带三个带边能级都随Ge组分的增加而增加,而且Ge组分越高价带带边劈裂能值越大;禁带宽度随着Ge组分的增加而变小。该模型可获得量化的数据,对器件研究设计可提供有价值的参考。

摘要：提出了一种堆叠栅介质对称双栅单Halo应变Si金属氧化物半导体场效应管(metal-oxide semiconductor field effect transistor,MOSFET)新器件结构.采用分区的抛物线电势近似法和通用边界条件求解二维泊松方程,建立了全耗尽条件下的表面势和阈值电压的解析模型.该结构的应变硅沟道有两个掺杂区域,和常规双栅器件(均匀掺杂沟道)比较,沟道表面势呈阶梯电势分布,能进一步提高载流子迁移率;探讨了漏源电压对短沟道效应的影响;分析得到阈值电压随缓冲层Ge组分的提高而降低,随堆叠栅介质高k层介电常数的增大而增大,随源端应变硅沟道掺杂浓度的升高而增大,并解释了其物理机理.分析结果表明:该新结构器件能够更好地减小阈值电压漂移,抑制短沟道效应,为纳米领域MOSFET器件设计提供了指导.

摘要：现代集成电路(IC)的优化设计主要依靠EDA工具完成。但是针对多指标、多参数的IC设计,单纯依靠EDA工具存在效率低以及指标和参数个数限制等问题。从试验设计技术出发,以EDA仿真作为实验,建立指标与参数的统计模型,进而优化设计电路,解决了上述问题。将该方法应用于4参数、3指标的低功耗集成运放的设计,仅通过16轮仿真试验,得到了电路指标最优情况下的参数设置。该方法对多指标、复杂参数的集成电路的优化设计更具优越性。