摘要：为解决电源管理系统中过压保护问题设计了一种新型电路,该电路采用电流比较器直接对由过压信号引起的电流信号与基准电流进行比较,以判断是否过压。在相同工艺下,通过Hspice进行仿真,仿真结果表明,该结构在正常状态和过压状态下的功耗电流分别为104μA和26μA,分别是传统结构功耗电流的42.4%与14.8%,所需器件数为传统结构的50%。该电路已在某公司0.4μm BCD工艺下投片验证成功。

摘要：实现了一种高精度可控白光LED恒流驱动芯片的设计.使用自动调零技术在内部集成了自动调零运算放大器,并采用外接电阻和使能设计控制恒定LED驱动电流,可在2.9 V到4.4 V的工作电压范围内提供3个不同的恒定驱动电流,最大驱动电流可达1 A.测试结果表明,当驱动电流从200 mA变化到800 mA时,外接电阻电流和LED驱动电流之比变化小于2.3%;电源电压跳变±10%的情况下,800 mA的驱动电流变化小于0.46%.

摘要：设计了一款用于驱动有源功率因数校正外部功率MOSFET的驱动电路.该电路包括电平移位和图腾柱输出级两个部分.电平移位采用电流镜结构,通过控制偏置电流降低电路功耗.图腾柱输出级通过加入死区时间降低功耗,并将高压P管的栅电压箝位在6 V和11 V之间,不仅能够降低功耗,也节省了版图面积.基于0.4μm BCD工艺,采用HSPICE仿真结果表明,在VDD为14 V,开关频率为75 kHz时,整体电路的功耗约为7.34 mW,并节约了15%的版图面积.

摘要：提出了一种双阈值电压的动态门限静态功耗优化算法。该算法通过直接统计电路门级节点的松弛裕度,利用静态时序分析其最大松弛裕度及邻节点松弛裕度特征,区分电路中的关键与非关键节点并分步调整其相应的阈值电压,从而有效地实现了对CMOS电路静态功耗的优化设计。基于ISCA85基准实验电路集,采用该技术和以往的算法进行了对比验证。结果表明,该算法在不降低静态功耗优化效率的同时,优化时间缩短了95%以上,适合于超大规模电路静态功耗优化。

摘要：本文给出一种适用于低电压高开关频率升压型DC-DC转换器的BiCMOS驱动电路。该驱动电路采用自举升压技术,工作电压最低可达1.5V,在负载电容为60pF条件下,工作频率高达5MHz。文章详细的介绍了此驱动电路的设计思想,并且给出了最终设计电路。

摘要：NCO在信号处理方面有着广泛的应用。而函数发生器是NCO中的关键部分,本文基于FPGA用状态机和流水线方法实现了CORDIC算法,并取代了传统的ROM查找表法。最后通过Quartus II软件给出仿真结果,验证了理论的正确性。

摘要：信道化和抽取技术是宽带数字信道化接收机中的关键技术。针对这一问题,首先分析了复信号多相滤波器无盲区算法及其数学模型,实现信号的全概率捕获。根据此数学模型,提出了复多相滤波器的FPGA设计方法。该方法根据模型中信道数与抽取倍数之间的关系,利用可定制模块和时序的配合完成了延迟和抽取功能;乘加单元完成多相分量的滤波运算;专用IP核完成FFT。整个模块采用乒乓RAM的设计思想和流水线结构。实验结果表明,该方法区别于一般旋转开关方法,能够实现信道数不等于抽取倍数的延迟和抽取.

摘要：为了实现低功耗,尤其是低的静态功耗,在传统的带隙基准基础上设计的低静态电流CMOS基准源,是利用CMOS晶体管工作在弱反型区饱和漏电流随电压呈指数关系的原理实现的.在保证低温度系数18.9×10-6℃和高精度的同时,实现了低的静态电流.仿真的结果显示其输出基准电压是1.109V,工作电压3V时,消耗功耗为1.2μW.

摘要：针对宽带数字信道化接收机中的信道化和抽取技术,分析了复信号多相滤波器无盲区算法及其数学模型,给出了信号的全概率捕获方法。同时,根据此数学模型,提出了复多相滤波器的FPGA设计方法。该方法根据模型中信道数与抽取倍数之间的关系,并利用可定制模块和时序的配合来完成延迟和抽取功能,而用乘加单元完成多相分量的滤波运算,同时用专用IP核完成FFT。整个模块采用乒乓RAM的设计思想和流水线结构。实验结果表明,该方法与一般旋转开关方法不同,它能够实现信道数不等于抽取倍数的延迟和抽取。

摘要：本文针对 CMOS图像采集芯片中信号的基本特点 ,对于白噪声的消除 ,在 Donoho提出的基于小波的软阈值和硬阈值去噪法的基础上 ,将输入信号的信噪比作为去噪参数 ,研究并提出了适合于 CMOS图像采集芯片噪声消除的新方法 ,并且给出用 Matlab仿真的结果。结果表明 ,当测试信号为 Blocks,输入信号信噪比为 3d B～ 13d B时 ,使用此方法输出信号信噪比比软阈值法平均提高 2 .2 d B;比硬阈值法平均提高 0 .2 1d