摘要：在传感器系统中,为了能够得到精确的数据,需要对传感器信号进行补偿和处理。传感器信号调理芯片正是对传感器信号进行调理的一种技术。在现有信号调理芯片的基础上,提出了几种信号调理芯片应用解决方案,实现补偿校准、环路供电等功能。同时通过解决方案的几种典型应用案例,阐述了解决方案在系统中的使用。与传统的信号调理方法相比,这些解决方案减少了元器件使用,降低了功耗,可以用于运算放大器、仪表放大器等设备,从而满足不同档次产品的需求。

摘要：1394总线所具有的静态分配通道号、STOF同步、异步流包通信、预分配带宽等功能特点满足新型飞机航空电子系统总线通信要求,并成为新型飞机安全关键/任务关键系统总线首选。在深入了解1394总线发展背景的基础上,详细分析1394总线关键技术,介绍未来1394总线的发展趋势,为后续协议研究、系统搭建与工程应用奠定了基础。

摘要：ARINC659总线是一个基于时间表驱动的总线型多节点串行通信总线,具有传输时间确定性、高容错性和高可靠性等特点,能够满足航空武器装备对新型底板总线在技术上的需求。首先阐述了ARINC659总线的背景,并对ARINC659总线的拓扑结构、系统组成、工作原理及技术特点进行了详细分析,进一步说明了ARINC659总线的应用,为后续ARINC659总线深入研究与应用奠定了一定的基础。

摘要：回顾了嵌入式技术的起源与发展历程,分析、总结了微电子技术、应用技术、计算机技术和软件技术与嵌入式系统之间的关系。阐述了嵌入式技术未来发展趋势,指出未来的研究重点。同时,指出了国内学术界和工业界嵌入式系统人才培养存在的问题,并给出了一些建议。

摘要：GPU片段处理单元位于图形处理器渲染管线的末尾,执行对将要存储到缓冲区的片段的测试、混合、屏蔽、逻辑等所有操作。为了在RTL设计之前快速研究GPU片段处理单元的硬件结构及功能算法,文中联合使用统一建模语言(unified modeling language,UML)和SystemC语言对GPU片段处理单元进行事务级建模(transaction-level modeling,TLM)。首先设计了GPU片段处理单元的类图、结构图、行为图等视图,对系统进行静态结构和动态行为的描述;然后将UML可视化视图转换为基于SystemC的事务级模型,详细描述了GPU片段处理单元的模块、接口、端口、进程等建模过程,模块之间通过端口和层次化通道通讯,具有建模效率高和仿真速度快的优点;最后基于Linux操作系统仿真平台验证了架构和算法的正确性,实现了在设计的前期进行软硬件的协同仿真和算法的验证、优化,对硬件架构进行探索,有利于加速以图形处理器为核心的设计和开发。

摘要：随着航空电子系统的发展,机载设备间数据总线的带宽、实时性要求更高,目前传统的底板总线(PCI、VME和CPCI等)已不能满足新一代航空电子系统对数据通信的要求。为此,在现有工业底板总线的基础上定义了高可靠性、高故障容忍度以及高完整性的新型底板总线——ARINC659底板总线。针对ARINC659底板总线在航空电子系统中的应用,分析了ARINC659底板总线协议的特点和局限,提出了未来的发展和改进方向,对于ARINC659总线的发展以及航空电子系统背板总线的选用具有指导意义。

摘要：机载1394总线采用基于IEEE-1394B协议的SAE AS5643标准,其系统灵活度、总线带宽以及可扩展性等多方面都远胜于传统机载总线。结合机载系统特性研究了带环的多余度拓扑和单余度拓扑能够提供的安全保障手段以及降级处置方法,从通信协议基本原理入手,逐步分析工作过程,明确了机载1394总线为提升系统稳定性、数据确定性对标准协议所进行的优化和约束。分析总线特点得出限制总线带宽的主要参数,提出一种速算总线效率的方法,并给出改善总线效率的建议。

摘要：从军用FPGA开发现状入手,简要介绍了GJB5000A中涉及的22个过程域和DO-254的硬件生命周期中的活动及目标等相关内容。通过对GJB5000A和DO-254进行比较,找出这两个不同标准体系中的异同之处,针对差异点进行深入研究,逐条论证,分析建立一个同时可满足GJB5000A和DO-254两个不同标准要求的军用FPGA开发管理体系的可行性。

摘要：整数分频扩频时钟产生器具有较大的频率分辨率,不能满足SATA Ⅲ的要求,针对该问题提出了一种SATA Ⅲ的6 GHz Sigma-Delta小数分频扩频时钟产生器的设计。扩频时钟产生器基于65 nm CMOS工艺,采用了数字MASH SigmaDelta频率调制技术和一个产生33 k Hz的三角波产生器,输出频率达到6 GHz,向下扩频达到5 000 ppm。测试结果表明,在1.2 V的电源电压下,功耗为48 m W,非扩频时钟的峰峰抖动为8 ps,电磁干扰降低了15 d B。Sigma-Delta小数分频扩频时钟产生器克服了整数分频器扩频时钟产生器的缺点,较好地满足了SATA Ⅲ的要求。

摘要：扩频时钟产生器可以分散频率谐波的能量、减小单位带宽内的辐射能量,因此,扩频时钟产生器广泛应用在SATA Ⅲ等系统中。给出了一种基于失调锁相环技术的SATA Ⅲ扩频时钟产生器的设计方法。在扩频时钟产生器中,一个低频扩频信号和一个直接数字频率合成器进行频率合成,然后和一个高频信号混频,产生一个更高的调制参考源。扩频时钟产生器采用1.2 V 0.13μm CMOS工艺,功耗为21.16 m W,主要的频率功率减小了16 d B,芯片面积0.7*0.45 mm2。测试结果表明,采用失调锁相环技术,扩频时钟产生器具有较低的时钟抖动,较小的EMI辐射功率,较好地满足了SATA Ⅲ的需求。