摘要：利用工作在亚阈值区的MOS管代替传统电流基准中的三极管或电阻器件,实现了一款全CMOS器件的电流基准.利用PMOS管的体效应实现进一步的温度补偿;利用共源共栅和反馈结构有效地增加了基准电流源德电源抑制比;并利用当工艺发生偏差时CMOS管阈值电压、电子(空穴)迁移率和亚阈值区MOS管漏源电流之间的关系,降低了工艺涨落对基准电流的影响.本设计采用Cadence公司的Spectre软件以及CSMC公司的0.5μmCMOS混合信号模型进行仿真设计,设计的基准电流中心值为1.62μA.综合考虑温度、电压和工艺涨落对电流基准的影响,温度系数为1.58×10-4%/℃,电源抑制比为90.5 dB,工艺涨落仅造成基准电流±3.5%的变化.

摘要：针对处理器仿真模型在SoC功能验证中效率低下的问题,提出了一种基于时间域和空间域仿真冗余压缩的处理器快速仿真模型.基于时间域的仿真冗余压缩方法通过监测总线工作状态,消除总线空闲下的系统冗余仿真.基于空间域的仿真冗余压缩方法通过监测程序访问存储器的地址空间,缩减访问本地存储空间时的冗余系统仿真.实验结果表明,该模型在保证仿真精度高于80%的基础上,可有效减少系统冗余的仿真事务;当2种方法联合应用时平均提高仿真速度60.27倍左右,从而提高软硬件协同设计的效率.

摘要：为了提高便携式设备供电电源的效率,提出可重构的高效率DC-DC变换器.针对锂电池供电电源的特点,采用绿色模式控制策略将变换器自动重构成3种模式,以实现升压和降压功能,并减小功耗.在轻载条件下引入突发控制模式,以减小开关损耗,从而提高了效率.变换器在1.5μm BCD工艺下设计并流片,芯片面积为8.75mm^2.变换器的输入电压为2.7-4.2V,输出电压为3.3V.当输入电压接近3.3V时,该系统可以实现降压和升压的平滑过渡.在快速响应的电流模式控制中,提出基于Gm-C滤波器的无损电流检测技术,实现了无损、精准的电流检测.当负载在30mA和300mA之间跳变时,系统恢复时间小于100μs.在0-500mA的负载范围内,系统的效率能够保持在80%以上,最高可达94%.

摘要：针对函数调用中上下文切换产生的性能损失,提出一种支持程序无缝切换的嵌入式处理器高性能硬件堆栈.高性能硬件堆栈包括数据栈和返回栈,采用动态可重构的两级缓存机制,消除程序切换的性能开销.数据栈实现单周期多数据压栈/出栈,隐藏程序切换中的堆栈操作;返回栈实现指令超前预取,消除程序返回时流水线气泡.数据栈与返回栈分别复用数据和指令高速暂存器,实现用户可重构的二级缓存.实验结果显示:本方法平均提升性能10%以上,功耗降低2%.

摘要：针对嵌入式处理器中旁路转换缓冲(TLB)功耗和面积显著的问题,提出一种共享高速缓存硬件资源的低功耗TLB设计方法,消除了传统方法中TLB存储器的硬件资源及静态功耗.该方法通过设立两级TLB低功耗架构和缓存地址映射表,有效减少TLB的访问次数,降低了功耗;利用高速缓存的结构特性动态扩展TLB表项,扩大对物理内存的映射范围,提升TLB命中率.进一步提出了一种复用缓存替换策略的TLB表项的编码加锁方法,减少页面抖动,缓和TLB表项与指令、数据的资源冲突.实验结果表明:与传统的TLB设计相比,应用本方法的嵌入式处理器的功耗下降28.11%,面积减少21.58%.

摘要：针对单指令多数据(SIMD)并行多媒体扩展在图像和视频等媒体应用中数据组织和存取等非有效计算开销过大的问题,采用嵌入式处理器面向应用定制指令集的设计思路,通过将数据组织与计算或存取相融合,设计了内嵌数据组织和可变长向量存取两类特殊扩展指令,并与其他基本指令构成了EDO-SIMD(embedded data organi-zation SIMD)多媒体扩展指令集.性能测试结果表明,EDO-SIMD指令体系可显著降低典型媒体应用核心的非有效计算开销,并提高数据级并行效率.

摘要：为了提高动态翻译器对标志位的模拟与处理效率，针对程序中比例较高的“比较一条件转移”指令对，提出标志位快速映射方法．该方法通过动态识别与提取源程序翻译块内的“比较一条件转移”指令对，利用目标架构的条件依赖关系特征实现“比较一条件转移”指令的高效映射，避免了对这类特殊的标志位定值与引用实施统一而复杂的处理，从而提高动态翻译与执行的速度．基于QEMU的模拟器运行基准程序显示，基于该方法翻译生成的目标标志位处理指令总数比采用其他主流方法减少约20％～90％．

摘要：针对现有掩模设计方法的不足,提出了同时考虑晶圆切割和随机缺陷的掩模设计方法.在预估边到边晶圆切割引起的成品率丢失的同时,将随机缺陷引起的成品率丢失也纳入了设计参考量.对掩模上芯片进行布局规划的阶段,使那些由于随机缺陷造成成品率丢失较高的芯片在布局规划的目标函数中拥有较大的权重.这些芯片会在模拟退火算法迭代的过程中被自动放置在相应的与其他芯片较少切割冲突的位置,避免了后期晶圆切割对其产量造成的损失.此方法均衡了芯片之间的产量,在满足各个芯片需要产量的前提下,减少了生产所需的晶圆数量.与最小化掩模面积的设计方法和只考虑晶圆切割的设计方法比较,该方法使生产所需要的晶圆数量分别减少了15.22%和7.14%.

摘要：在可重构结构评估模型的基础上,研究了在算法级估计可重构结构的面积、性能和功耗的方法。根据面积、性能和功耗,分两步搜索可重构结构的设计空间。首先,搜索结构域中每个结构实现所有算法时的最小代价,其次,在结构设计空间中搜索最优结构。该方法不依赖任何具体的架构,全面评价可重构结构的优劣,能快速获得全局最优的搜索结果。应用实例表明,在可重构结构设计初期,该方法能有效地指导可重构结构的设计。

摘要：为适应现代便携式音频设备高音质、微型化与低功耗的要求,提出一种面积优化的高精度delta-sigma数模转换器数字前端模块设计.采用改进型公共子式消除(CSE)算法构建有限冲击响应(FIR)内插滤波器,增加公共子式的利用率,以降低系统硬件开销与芯片面积;并采用一种新型双向循环移位数据加权平均(DCS-DWA)技术,可在不引入寄生音调的前提下抑制三阶四比特量化Delta-Sigma调制器的匹配误差,提高了系统的信噪失真比(SNDR).该模块在中芯国际0.18μm 1P6M标准CMOS工艺下流片,核心芯片面积为0.42mm2,峰值SNDR与动态范围(DR)分别达到103.2dB和104.4dB.在1.5V电源电压下,系统功耗为0.12mW.以上结果表明主要的设计目标均已实现.