摘要：针对系统级二进制翻译器在虚拟／物理地址转换中出现的性能瓶颈问题，提出一种基于指令、数据和堆栈等访问区域特征的快速地址转换方法．该方法在翻译态时识别不同区域的内存访问指令，并根据区域特征采取不同的优化算法，对于指令区域和数据区域采用编译时地址转换算法，对于堆栈区域采用连续页面映射算法．在开源高速指令模拟器QEMU上运行嵌人式CPU测试基准程序PowerStone．结果表明，运行态地址转换过程减少了1％～65％，运行态执行周期数减少了11％～38％．

摘要：该文提出了一种使用布尔可满足性SAT的新颖组合电路等价性验证技术。算法是在联接电路(Miter circuit)中进行推理来简化验证问题,推理中使用了'与／非'图结构简化、BDD扩展、隐含学习多种方法,最后 使用有效SAT解算器zChaff解决验证任务。该算法综合了BDD和SAT的优点,限制BDD构建大小避免了内存爆 炸,推理简化减小了SAT搜索空间。ISCAS85电路实验结果表明了本算法的有效性。

摘要：随着LCD在嵌入式系统中的广泛应用,LCD控制器IP成为SoC芯片中的一个重要部件。文章介绍了一种支持TFT和STN屏的LCD控制器设计。该设计使用了基于空间散列的帧频控制算法以优化LCD显示图像质量,并使用两级缓存结构以保证稳定的输出数据流。文章同时给出了模块化可配置的自动验证方案,并在FPGA上实现了该设计。

摘要：充分利用光刻系统中光源的部分相干特性和一维图形的特性,提出了针对一维版图的快速平面光刻仿真算法。该方法由一维基元图形查表法、最小查找表及其边缘延伸和无切割的大面积版图仿真组成。仿真结果表明,在保证极高准确性的基础上,相比于传统的快速仿真方法,该方法将查找表的建立时间缩短了95%以上、基本图形的仿真速度提高了48%左右、大面积版图的仿真速度提高了70%以上。

摘要：为了在全负载范围内取得高转换效率,提出一种根据占空比来自动实现模式跳转的脉冲宽度调制(PWM)/跨脉冲调制(PSM)双模式的低功耗、高压直流电压转换电路.它的输入电压为3～24V,输出电压为2.5～(VIN-0.5)V.当负载电流较大时,芯片采用开关频率为1MHz的PWM工作模式;当负载电流减小时,采用开关频率降低的PSM模式,从而保证了在全负载电流变化范围内的高转换效率.PWM到PSM模式的跳转采用简单逻辑及最小占空比电路实现,达到了模式的自动转换.电路采用CSMC公司的0.5μm 40V高压混合信号模型设计并完成流片加工.测试结果表明,在5V的输出下,当输入电压到达最大值24V时,芯片保持了55%以上的转换效率.芯片在2种模式间可以实现平稳过渡,具有良好的负载电流调整特性.

摘要：在分析循环分支特性的基础上,提出一种基于过期指令回收的高性能低功耗循环分支折合方法.该方法通过复用指令缓冲区硬件资源实现指令回收区.在循环分支折合过程中,循环体指令直接从回收区送入流水线,降低了分支延时,消除了指令高速缓存访问.通过自适应调整回收窗口宽度,可使有限的指令缓冲区硬件资源同时满足指令缓冲与指令回收的双重需求.当投机折合进入预测盲区时关闭分支预测存储器,从而降低投机折合的动态功耗.实验数据表明,与传统循环分支折合技术相比,应用本方法的嵌入式处理器总体性能平均提升5.03%,取指单元动态功耗下降22.10%.

摘要：在基于光刻模型的光学邻近校正(MB-OPC)中,线段与控制点的映射关系是影响校正结果的一个重要因素。现有的线段与控制点的映射关系均是基于规则的,或者是精度较差的一对一映射关系,或者是计算速度较慢的全对一映射关系。提出了一种新的带有线段与控制点映射模型的光学邻近校正技术,其映射模型是根据光强梯度推导出的特征区域,线段与控制点的映射关系可以是一对一的,也可以是多对一的,且该映射关系在校正过程中对所有的控制点均适用,无需重复计算。实验结果表明,带有映射模型的MB-OPC结果的边放置误差(EPE)的方差改善显著,且运行时间无显著增加。

摘要：片上系统包含的嵌入式存储器数量在迅速增加,这需要高速的提取静态随机存储器(SRAM)时序的方法.传统的SRAM建立时间提取方法(search based for setup time,sbSetup)耗时过大,严重影响了定制电路SRAM的设计周期.针对该问题提出一种基于时延搜索的SRAM建立时间快速提取方法(search delay based for setup time,sdbSetup),该方法通过仿真影响建立时间的局部电路,并利用基于路径延时方法(delay based for setup time,db-Setup)来确定比较精确的时间窗,再运用二分迭代法来提取建立时间.该方法从减少仿真电路的规模和确定精确的时间窗两个方面来优化提取时间.仿真实验表明:与sbSetup方法相比,sdbSetup方法不仅能提供准确的建立时间,而且提取速度平均提高了60倍.

摘要：本文介绍了亚 10 0纳米工艺可制造性验证的一组工艺仿真和错误定位技术 ,制定了标准单元可制造性设计 (DFM ,DesignForManufacturability)的流程 ,重点讨论了在亚 10 0纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题 ,提出了相应的新设计规则和解决方案 .依靠以上DFM技术方法 ,完成了实际 90nm工艺标准单元可制造性设计工作 .

摘要：针对面向实时应用的片上多处理系统对片上网络提出的低延迟和低抖动通信质量要求,提出一种高效的QoS实现方法.该方法对于路由器中的旁路通道采用预先申请和动态调度机制,根据任务的通信需求和优先级制定了合理的资源分配和冲突处理规则.其中低延迟服务机制利用旁路和专用虚通道使延迟敏感消息尽快转发,低抖动服务机制利用虚通道保留技术和自适应路由算法维持突发消息的传输连续性.实验结果表明:与仅基于优先级和专用虚通道的QoS方法相比,该QoS方法使延迟敏感消息的平均延迟降低了41%,突发消息的平均延迟差异降低了39%,能为片上系统应用提供高质量的差别型服务.