摘要：提出了一种在特征为2的有限域上并行快速实现椭圆曲线密码(ECC)点乘运算的方法,利用硬件动态指令调度技术,同时采用指令级并行和线程级并行,提高了并行运算的性能.基于该方法设计架构并监控运算部件的工作情况,在译码阶段之前动态生成点乘运算指令序列,从而通过动态指令调度消除了不能通过旁路技术或直接通路技术来避免数据冲突停顿所带来的性能损失.基于现场可编程门阵列(FPGA)的实现结果表明,利用该方法实现伽罗瓦域GF(2193)上的椭圆曲线点乘运算需要22.7μs.

摘要：为了提升基于码通并行的熵编码速度,提出了一种新的实时码流控制算法.该算法采用基于码通失真权重的失真模型估计失真,并行地调整三码通斜率,将斜率调整后的预备截断码通信息存储在查找表1中,并将预备截断点在表1中的首地址和最后一个截断码通相对于该地址的偏移量存储在查找表2中,通过更新和搜索两张查找表,动态地生成斜率门闸.实验结果表明,该算法节省了存储面积,减少了存储器访问次数,降低了计算复杂度.与JPEG2000评估软件模型相比,使用该算法重构的图像质量只下降了大约0.3 dB,在低比特图像压缩情况下,码通并行的熵编码执行时间可减少50%以上.

摘要：分段线性混沌映射应用于数字密码系统需多次迭代,降低了加密速度.针对这一问题,提出了一类区间数目参数化的分段线性混沌映射.通过对实现精度、区间数目参数、迭代次数的分析,得到了3者关系的函数表达式.应用此类映射的数字密码系统随着区间数目参数变大,降低了所需迭代次数的最小值,提高了加密速度.引入面积-时间权衡参数,可以选择最佳的区间数目参数,达到加密速度与硬件实现电路面积兼顾的目的,从而实现系统的最优化.

摘要：为提高 JPEG2000 小波变换的数据吞吐能力,提出了一个新的基于用行列模式二维小波正/反变换 VLSI 体系。在此体系中,块存储器以对角存储的方式被划分为八块双口 SRAM,一维离散小波运算单元采用流水线技术设计。此体系可支持 JPEG2000 5/3 和 9/7 两种小波,并且可以节省熵编码所需的码块存储器。设计的一维离散小波运算单元,可以在一个周期内处理四个像素的数据。经测试,此设计工作在 20MHZ 频率下,外加数据缓存时,完成一张 512×512×8 比特的灰白图像“lenna”的三级小波分解需要 13.31ms,不加数据缓存,需要 16.6ms。

摘要：为提高等价性验证效率,提出了一种利用综合引擎重现算术电路的优化过程算法.算法在单向无环图上计算距离,提取出变量的分组和结合顺序;对不同编码方式的乘法器,识别乘数和被乘数的结合顺序.ZDFV的综合引擎根据这些信息生成与实现电路结构相似且逻辑正确的网表.该算法可以直接结合到现有的寄存器传输级(RTL)和门级网表的验证流程中,从而提高算术电路的验证能力.

摘要：针对动态可重构处理器的配置信息加载延时,提出了一种基于神经网络的可扩展的重构指令预取机制.增加感受器的历史指令信息,并结合感受器权重构建新型的感受器模型,通过权重与历史指令信息的协同训练学习重构指令调用规律.在处理器运行过程中,提前完成对后续重构指令的预测及配置信息的预取,隐藏指令重构成本.进一步提出了本方法的可扩展实现框架,神经网络的学习结果作为重构指令的关联信息,被移至内存并分布式存储.在重构指令预取时,完成对神经网络学习信息的加载.实验结果表明,该方法对重构指令的预测准确率达91%,综合性能平均提升40%.

摘要：提出了一种动态随机存储器(DRAM)逻辑参数提取的新方法.利用DRAM在给定一组输入激励波形时只有部分存储单元是活动的以及电路结构很规整的特点,通过去掉不活动存储单元及合并活动Bit线上的负载来简化电路.提出了DRAM逻辑的激励波形生成等算法,减少了逻辑参数提取过程中引入的人为误差.研究表明,新方法能够很好地保持电路原有的功能特性和电气特性,基于此方法测得的逻辑参数有较好的精度,并大大加快了提取速度.

摘要：提出一种基于温差测量原理测量低流速气体流量的方法并进行了实验验证.传感器由一对集成温度传感器芯片与片状铂电阻热源构成,专门设计的片上恒流供电电路保证了热源加热功率的稳定.对该流量传感器样品进行测试,结果表明它能够提供与方根流速近似成线性关系的输出.在低于 0.5 cm/s的低流速下,该传感器具有数十至数百毫伏的输出信号幅度,其测量下限可低至0.5 cm/s.这与理论分析结果基本相符.该流量传感器在低流速条件下具有高灵敏度和较高的稳定性.

摘要：为了克服现有等价性验证技术中难以精确匹配锁存器的局限性,提出了一种结合多种方法的新型锁存器匹配算法.该算法结合任意模拟、局部二叉判决图、目标模拟3种方法来匹配锁存器,并使用了类似滤波器的思想,任意模拟对锁存器作初步快速匹配,提出的局部二叉判决图技术降低了发生内存爆炸的可能性,目标模拟则针对性地对锁存器作进一步的划分.ISCAS89电路实验结果表明,该算法与模拟和自动测试矢量生成等方法相比,在运行时间、占用内存和匹配精度等方面均体现出有效性,可用于处理较大规模的时序电路验证问题.

摘要：为了满足专用指令处理器(ASIP)存储器约束和代码执行的实时性要求,提出了一种同时考虑代码选择和寄存器分配的代码综合生成算法,同步处理代码生成的子问题.该算法基于最优化原理,把无环有向图(DAG)的所有节点构造成一个调度矩阵,把寻找代码优化的问题转化成在调度DAG中寻找一条优化路径,大大降低了算法的时间复杂度.并应用算法构造了一个编译器后端,测试表明,该算法能够正确地生成目标代码,和传统的分步优化算法相比,减小了目标代码的空间尺寸,降低了寄存器溢出的几率.