摘要：重点研究了基于统计同步算法的计算机外时钟同步系统的设计问题。首先对网络延迟进行测量,并得出网络延迟的对数正态分布的统计模型。然后,提出了一种对PCS算法性能的软件仿真检验方法,并利用该方法对PCS算法的同步精度与概率性能进行仿真检验。结果表明,基于PCS算法的外时钟同步系统是可行、有效的,能较好地满足实际系统在同步精度与概率性能两方面的要求。

摘要：首先介绍和分析了计算机时钟同步系统的主要理论与技术,研究了同步系统的三个主要组成部分;然后研究了应用最为广泛的绝对物理时钟同步系统的设计方法,对其两种核心算法:CRI算法和PCS算法进行了详细的分析及性能比较。作为上述时钟同步理论的一个应用例子,本文最后简要介绍了基于网络时间协议(NTP)的同步技术及其软件实现。

摘要：通过对实时系统中采用软硬件设计优缺点的比较，提出使用ＦＰＧＡ作为协处理器来提高系统整体性能的观点，并且通过介绍直线提取中的相位编组算法的实现作为具体实例，进一步阐述ＦＰＧＡ作为协处理器的结构特点及设计原则。

摘要：本文采用数字信号处理芯片作为基本的工作单元，讨论了一种所谓的六面连通网络的可重构方法。文中对信号处理中几种常用的结构做了具体的重构示范，并对系统性能进行了评估。

摘要：在计算机软件时钟同步系统中 ,网络延迟的测量与建模、同步算法的设计及算法性能的评估是要解决的三个主要问题。该文研究了基于概率同步算法的计算机外时钟同步系统设计。首先研究了基于PC高分辨计数器接口的网络延迟精确测量方法 ,对几种典型网络环境进行了测量 ,建立了网络延迟的对数正态分布统计模型。然后推导了在网络延迟为对数正态分布模型下的同步包数目的计算公式 ,研究了基于该公式的概率同步算法参数设计。最后 ,对单个从节点情况下改进的概率同步算法的性能进行了仿真检验。结果表明 ,基于网络延迟的对数正态模型的推导和设计是正确、可靠的。改进的概率同步算法具有较高的同步效率和同步精度 ,可以用于实际的仿真系统。

摘要：　介绍了一种基于DDS(直接数字合成)技术的频率合成器。该频率合成器能够根据外部的参数设置完成任意频率(频率范围0.023Hz-35MHz)、多种模式(调频、调相及调幅等)的正弦波以及方波等波形输出。实验结果表明,该频率合成器输出的信号幅度稳定,具有频谱纯度较高、频率分辨率高以及频率捷变时间短等优点。

摘要：介绍了一种采用 4片ADSP - 2 10 6 0微处理器芯片构成的高速并行处理系统。在该系统中 ,各处理器之间可以根据处理任务的需要实时地进行高速数据传输和高效的软件通信 ,采用EPROM进行程序引导 ,可以脱机运行。系统以红外 /毫米波复合制导实时信息处理为背景 ,同时又具有较高的灵活性和通用性 ,当要求系统能够支持多任务运行时则更具有优越性。