摘要：随着集成电路工艺进一步朝着纳米尺度发展,晶体管尺寸缩小使计算代价变得越来越小,但片上连线容量却因为物理限制无法得到同等程度的提升,片上计算和通信的限制瓶颈已经发生了实质性逆转。考虑到芯片对系统通信能力的要求越来越高,新的通信架构必须在通信带宽、延迟、安全、功耗、时钟同步、信号完整性及可靠性等方面具备明显的优势,分布式的片上网络架构正逐渐成为多核间通信的首选互连架构。本文从片上网络的研究背景出发,介绍了国内外目前具有代表性的片上网络硬件平台。针对芯片设计由过去的以计算为中心逐渐过渡到以通信为中心的现实情况,本文对片上网络系统从以下4个维度进行了探讨分析:(1)片上网络的基本组成及拓扑结构;(2)片上网络的数据交换机制;(3)片上网络的数据路由算法;(4)片上网络的数据握手协议。最后展望了片上网络系统未来的发展趋势。

摘要：受高算力芯片的需求驱动,尽管摩尔定律日趋减缓,高端芯片的工艺复杂度和集成度仍在逐代增大.随着前道工艺中晶体管架构与其集成密度不断优化提升,后道工艺所涉及的芯片内互连技术挑战愈发严峻,迫切需要对互连材料与工艺进行革新.同时,高集成度的系统级3D封装也是高性能芯片的关键解决方案,其中核心的3D封装技术对芯片间互连材料与工艺不断提出新的要求.为此,本文系统探讨了后摩尔时代芯片内和芯片间多代候选互连材料及其工艺的潜力及挑战,从材料创新、工艺优化、架构突破、设计范式等多方面综合研判了未来互连技术的发展路径,并对超导互连、光互连等颠覆性互连技术做了前瞻性分析,可以预见互连材料的革新将有力推动新的芯片技术革命.

摘要：得益于优异的材料性能,基于宽禁带半导体氮化镓(GaN)的功率电子器件得到广泛关注。与横向的高电子迁移率晶体管(HEMT)结构相比,垂直结构的GaN功率器件更易于实现高耐压和大电流,且其不被表面陷阱态影响,性能较为稳定,有望进一步拓展在中高压领域的应用。在垂直器件中,一个重要的设计是利用结终端来扩展器件内部电场的分布,减轻或消除结边缘的电场集聚效应,防止功率器件的过早击穿。结合GaN垂直结构肖特基二极管(SBD)以及PN结二极管(PND),回顾了常用的结终端设计方法和工艺技术,对各自的优缺点进行了总结。此外,GaN的材料性能与传统硅(Si)以及碳化硅(SiC)材料存在较大差异,讨论了其对结终端设计和制备的影响。

摘要：随着特征尺寸不断缩小,工艺浮动对良率的影响愈发严重。而集成电路中重复次数很大的电路模块,例如SRAM单元,需要极高的良率。此时,传统的良率分析方法如蒙特卡洛方法,以及传统的电路优化方法如差分进化方法所需的超大的计算量变得难以接受,工艺角分析也面临着严峻的过度设计问题。因此针对极高成品率电路的良率分析和优化成为一个重要的研究方向。调研了学术界和工业界在高Sigma良率分析与优化领域的相关算法,并对重要性采样等典型算法、良率优化通用流程等进行了分析。