摘要：CAN总线是一种基于消息的事件触发通信服务,主要应用于汽车、机器人等实时通信系统.CAN总线上有多个节点互相独立工作,当多个节点访问总线时出现消息碰撞,由于CAN总线采用按位仲裁算法决定节点访问总线的优先级,导致低优先级节点访问失败,而高优先级节点继续传输消息,这种方式导致低优先级节点饥饿现象而丢失消息,因此CAN总线调度算法随之被提出.目前调度策略已从静态发展到动态,但是随着节点的增多,系统维护和调度难度增加,单条总线调度策略难以维持系统性能需要.因此本文考虑将系统中的节点挂载到多条CAN总线上构成CAN网络,针对CAN网络提出了一种层次化的动态调度算法,将节点优先级仲裁分为:单条总线本地优先级仲裁和系统全局优先级仲裁,确定系统优先级最高的节点,使其进行数据传输.利用MATLAB中的Stateflow工具,建立分层动态调度模型,依据CAN总线数据传输机制和仲裁机制,设计实现了节点模块、总线模块、函数模块等,在总线模块实现了两级调度.实验结果表明,本算法在增加了节点总数目的基础上,满足高优先级节点传输且避免了低优先级节点的饿死现象.

摘要：针对高速图像采集控制系统中带宽不足的问题,应用SOPC(System on a Programmable Chip)技术在Avalon总线中嵌入自定义外设完成图像采集、图像数据压缩和图像存储,大大提高了系统的成像速度。首先,通过在图像采集端对数据进行流水线压缩编码的方法,将数据量压缩为原来的四分之三。然后,基于VHDL设计并实现DMA控制器,该自定义DMA控制器可以把图像数据直接存入SDRAM中的两块缓存区,省掉了传统数据采集系统中必须使用FIFO对数据进行缓存的环节,减轻了CPU的数据传输任务。另外,通过将系统图像采集模块和数据传输模块的并行化处理,提高了成像系统工作的效率。最后,在2k×2k高速CMOS成像系统上进行了实现,通过速度测试和成像测试验证了该图像采集控制系统设计的可行性与灵活性。

摘要：在DC-DC电源中,滤波网络中铝电解电容的劣化是影响电源寿命的主要因素,因此可以通过监测电容的劣化来评估DC-DC的健康状况。基于前期对电容的主要劣化模式及其对DC-DC影响的研究工作建立了电容劣化对DC-DC寿命影响仿真系统。该系统以LabView为主设计完成,通过劣化注入的方式模拟电容劣化。系统测试结果:电容劣化引起DC-DC输出纹波电压变大,DC-DC寿命缩短,这与理论分析一致。该系统可以仿真电容劣化的过程并可研究电容劣化对DC-DC寿命的影响。

摘要：为提高动态可重构高速串行总线UM-BUS的带宽利用率,通过分析UM-BUS总线数据访问和传送的特点,提出了一种有效可行的两级缓存管理算法,并采用该算法设计了一种静态可重构的数据高速缓存机制。该缓存机制采用了驱动级缓存以及可重构缓存的技术,在UM-BUS总线控制器的驱动程序中得到实现。实验结果表明,该缓存机制能长时间的安全稳定地运行,且有效地提高总线带宽利用率,验证了该缓存机制的正确性和有效性。

摘要：为了对动态可重构高速串行总线UM-BUS进行差错控制,提出了一种用于新型总线数据校验的四通道并行CRC算法。根据UM-BUS的多通道并发通信方式和通道动态组织特点,采用四体FIFO进行数据缓冲存储,并设计了满足总线特点的四通道并行CRC编解码器。在此基础上,给出了它的FPGA实现方案和仿真结果。该并行CRC编解码器,可实时计算总线通信数据的CRC校验码,已成功的应用于动态可重构高速串行总线系统中,实现对突发错误的实时检测,通信速率达到100Mbps/通道。

摘要：为实现总线多通道数据并发高速传输与容错,解决故障状态下的总线数据动态重构问题,设计一种动态可重构总线数据传输管理方法。采用四体先入先出队列(FIFO)进行数据缓冲存储,利用通道故障状态表,通过4×32矩阵开关数据,传输管理阵列组织与4个FIFO缓冲区及所有有效通道间的数据传输。在8通道系统中的实验结果表明,最高通信速率可达到800 Mb/s,能对7个通道故障进行动态容错。

摘要：机器人操作系统(robot operating system,简称ROS)是一种开源的元操作系统,能够在异种计算簇上提供基于消息机制的结构化通信层.为改善ROS1中存在的数据分发实时性、可靠性问题,ROS2提出了面向数据流的数据分发服务机制.采用概率模型检验的方法,分析、验证ROS2系统数据分发机制的实时性和可靠性.首先,提出一种面向数据流的ROS2数据分发服务的形式化验证框架,并对通信系统模块建立概率时间自动机模型;其次,运用概率模型检测器,通过数据丢失率和系统响应时间等参数分析、验证ROS2面向数据流的数据分发服务的实时性、可靠性;最后,基于重传机制、服务质量(quality of service,简称QoS)策略分析,通过设置和调整服务质量参数,实现不同的数据需求和传输方式的量化性能分析,为ROS2应用的设计人员以及基于数据流的分布式数据分发服务的形式化建模、验证和量化性能分析提供参考.

摘要：随着深度学习算法在语音和图像等领域中的成功运用,能够有效提取目标特征并做出最优决策的神经网络再次得到了广泛的关注.然而随着数据量的增加和识别精度需求的提升,神经网络模型的复杂度不断提高,因此采用面向特定领域的专用硬件加速器是高效运行神经网络的有效途径.然而如何根据网络规模设计高能效的加速器,以及基于有限硬件资源如何提高网络性能并最大化资源利用率是当今体系结构领域研究的重要问题.为此,提出基于计算特征的神经网络分析和优化方法,基于“层”的粒度解析典型神经网络模型并提取模型通用表达,根据通用表达式和基本操作属性提取模型运算量和存储空间需求等特征.提出了基于最大值更替的运行调度算法,利用所提取的特征分析结果对神经网络在特定硬件资源下的运行调度方案进行优化.实验结果显示:所提方法能够有效分析对比网络特征,并指导所设计调度算法实现性能和系统资源利用率的提升.

摘要：针对将TCP/IP协议栈运用在嵌入式成像系统中作为通信方式时所存在的传输速度低的问题,提出一种将数据封装在自定义以太网帧中进行传输的通信方式,并针对这种方式实现了网卡的驱动。定义了三种帧格式分别用于启动曝光、数据传输、数据重传,设计了一种基于状态机的控制协议实现相机的控制及图像数据的传输,并最终在硬件平台上实现了基于这种方法的成像系统。实验测试表明,NiosII嵌入式处理器工作在150MHz、uCosII操作系统条件下,基于自定义以太网帧的传输方式能将图像数据的传输速率提升4倍以上,这种方式特别适用于传输速率要求较高且资源有限的嵌入式程序成像系统。

摘要：动态可重构高速串行总线(UM-BUS)是一种利用多通道并发冗余的方式来实现总线动态容错的高速串行总线。它的测试系统可以实现对总线的通信过程进行监测、存储与分析。由于测试系统需要在数据采集终端与PC之间建立高带宽的通信通道,设计了UM-BUS总线测试系统的PCIe2.0 x1通道的应用方案,设计并实现了基于FPGA的PCIe总线DMA数据传输方案。实验测试结果表明,实际传输速度可以稳定达到200 MB/s以上,完全满足总线测试系统中对数据传输速率的要求。